News Alder Lake-S: Erste 16-Kern-CPU-Muster laut Benchmarks im Umlauf

[mkl1]

Eine Deaktivierung vom Hybrid Modus bringt dir kein AVX512 da dies vorher schon implementiert worden sein muss, was nicht der Fall sein wird.

Bitte eine Quelle zu der Behauptung geben.

Deine Spekulation ist diesbezüglich irreführend von einem ADL ohne little cores zu sprechen der AVX512 kann, dies steht im Widerspruch zu den Angaben von Intel (Stand Oktober 2020)

Das muss du begründen. Warum ist es irreführend von ADL ohne little cores zu sprechen? Wir wissen von anderen Quellen, dass es ADL-S auch ohne little cores geben wird und sich Intel die Option für alles offen hält.

Es wird mit Sicherheit ADL Versionen ohne little cores geben aber mit Sicherheit werden diese kein AVX512 haben, ansonsten hätte Intel dies in der eigenen Tabelle aufgeführt das ADL grundsätzlich AVX512 kann.

Ziemlich sicher wird Golden Cove AVX512 unterstützen, sonst hätten sie das mit dem Hybrid gar nicht erst erwähnen müssen, wenn von vornherein kein AVX512 in Golden Cove steckt. Es wird nur kein AVX512 Support wegen Gracemont geben. Übrigens wird dort Rocketlake und Icelake nicht aufgeführt, die AVX512 unterstützen. Also das hat nichts zu sagen. Ob Intel bei SKUs ohne little cores dennoch deaktivert lässt, ist reine Spekulation zu dem Zeitpunkt.

 

[eratte]

Intel-Prozessoren: Neue Funktionen für höhere Sicherheit und (KI-)Performance (heise)

Die 2021 erwarteten Hybrid-CPUs "Alder Lake" kommen ohne AVX-512, aber mit AVX-VNNI und weiteren Verbeserungen; Sapphire-Rapids-Xeons bringen AMX-TMUL

 

[Ned Flanders]

Dann kämen die zum Einsatz, wenn eher Takt statt IPC gefragt ist...

Irgend ein Beispiel zur Hand in dem hoher Takt bei niedriger IPC schneller ist, als umgekehrt?

Der scheduler müsste ja auch die IPC bei gegebener software wissen um das zu organisieren.

 

[mkl1]

Ja das ist Quatsch. Die big cores takten ja schon hoch heutzutage im Desktop, wie hoch sollen denn da die little cores takten, damit die sich gegen 5 Ghz taktende big cores mit 50% mehr IPC durchsetzen können. Es ist eher umgedreht, man muss froh sein wenn die little cores den Takt der big cores erreichen.

 

[[wege]mini]

Das war einer der Gründe, warum intel bei den Atom Kernen von HT auf 4 Kerne gegangen ist.

HT ist/war wirklich geil.

1995.

Wenn du einen riesigen Prozzi hast, die doofe Pipeline nicht auslasten kannst und die meisten Einheiten nur rumlungern, rockt das richtig.

2010 kam dann ein sehr eigenartiges System von HT. Das war super schnell hatte aber Fehler, die bis heute mitgeschleppt werden und leider die Performance drosseln, wenn man sie ausmerzt. (sry Friedrich)

Einen sehr kleinen Prozzi, der viel weniger kann als ein riesiger i-Kocher, mit HT zu versorgen ergibt keinen Sinn. Da lungert nichts rum.

Viele kleine Einheiten, ein bisschen HT, ein bisschen "Big-Porno" und gerne auch ein bis zwei ARMe Kerne. Spricht ja nichts dagegen.

mfg

 

[andi_sco]

2010 kam dann ein sehr eigenartiges System von HT.

Was meinst du damit?

 

[[wege]mini]

Die Sprungvorhersage und die Art und Weise, wie die "Ressourcen" geteilt wurden, war zwar ziemlich genial, leider aber darauf ausgelegt, dass der nächste "Fred" zugreifen kann auf Cache, die der vorhergehende schon einmal berechnet hat.

Das ist genial, leider aber auch irgend wie dämlich. Man löscht halt nicht die alten "Berechnungen" und damit kann man sie auch einfach auslesen.

Cache soll für deine Berechnung gut sein. Evtl. brauchen andere Berechnungen dein Ergebnis direkt kurz nach dir. Ihnen jetzt aber deine Berechnungen zur Verfügung zu stellen, kann auch für einfaches "auslesen" missbraucht werden.

Freds in den Cache oder in Berechnungen, anderer Freds "gucken" zu lassen, bringt echt viel Speed. Ist aber auch nicht mehr wirklich, richtig sicher.

Es ist immer ein Drahtseilakt. (Das Phrasenschwein wird bei mir echt fett).

mfg