News AMD Epyc 7Fx2: Hochfrequenz-CPUs mit mehr Takt, Cache und TDP

nazgul77 schrieb:
Der Yield von TSMCs 7nm ist erfreulich gut, bei ca 90% für die kleinen Zen2 Chiplets. dennoch purzeln selbstverständlich auch dort teildefekte Dies aus der Produktion.
Der L3 Cache belegt den Löwenanteil der Chipfläche. Ergo fällt ein Defect am wahrscheinlichsten auf den L3,

Insofern stelle ich die Aussage in Frage, dass AMD "sicherlich nicht viele Dies haben wo kaum ein Kern heile ist".
Irgendwie gehst du rein gar nicht auf mein Post ein. Natürlich haben die Defekte. Aber wie ich schrieb sind ein Großteil der SKU teildeaktiviert. Die meisten aber bei den Kernen. Hier bei dem Extrembeispiel dürfen sechs Kerne defekt sein aber nicht der L3. Der wird komplett genutzt. Wie wahrscheinlich ist so eine Defekt Verteilung? Das wird eben künstlich beschnitten.
Dein Post enthält kein Argument gegen meine Aussage, sondern bestätigt diese.
 
nazgul77 schrieb:
Der 10Ghz Chip war ein Prototyp einzig mit einer ALU, keine vollständige CPU ...

Aber sogar Intel hat seine eigene Werbung zu sehr geglaubt.

2005 5 Ghz für alle und 2010 10 Ghz waren konkret geplant und keiner wollte glauben, dass das nicht funktioniert.

@Krautmaster

Der einzig "sinnvolle", wenn auch an den Haaren herbei gezogene Grund wäre für mich, dass es einfach zu schwer ist, einen single-core Turbo von 4+ Ghz zu realisieren, wenn man wegen Wärme ständig den Core wechseln muss.

Man hat zwar theor. 64 Stück davon, aber dann müsste ja auch der Füllstand des Cache z.B. mit wandern, um keine Geschwindigkeit zu verlieren.

Alles sehr wage, eine "vernünftige" Erklärung muss es aber geben. mMn hast du völlig Recht, der single core turbo ist ziemlich "klein" für die TDP.

mfg
 
AMD gibt für 7nm ja schon recht knackige ~ 1.45V auf seine Consumer Cores. Denke die einzelnen Cores nehmen dadurch auch langfristig keinen Schaden aber aber wenn sich ein Kern im Chiplet ständig ausdehnt und wieder zusammenzieht wegen kurzen sehr hohen Wärmepeaks schadet das ggf dem ganzen Chiplet.

Ich bin mir ziemlich sicher dass anders als im Desktop die Server CPU Kerne keine 1.4V sehen sondern deutlich weniger, näher der Voltage beim Case Clock.
 
@Krautmaster Das sollte man aber zu dem Thema Ryzen und Spannung ergänzen:
174EABDA-CBDE-4D2F-9077-9FB35E6971F2.jpeg
Daher denke ich nicht, dass das Thema Spannung hier einen Einfluss hat. Es wird andere Gründe für den „niedrigen“ Takt bei Epyc geben.
Energieeffizienz wird vermutlich einer von mehreren Gründen sein.
Auch bei den Großen Intel Xeon Silver/Gold/Platinum CPUs sind die Turbotaktraten ja deutlich niedriger als bei den Desktop CPUs.
Zum Beispiel beim Intel Xeon Platinum 8280 max. 4GHz.
 
Zuletzt bearbeitet:
ja sicher, nur gibts noch keine 5 Jahre 7nm Silizium ;)

Für Desktop CPU hat er sicher recht. Sind wir ehrlich, da kann man als Hersteller natürlich ein deutlich höheres Risiko eingehen als im Server Umfeld. Die Epycs da sollen ja uU über 10 Jahre bei 24/7 laufen. Da geht man natürlich eher auf Nummer sicher was Spannung und Elektronenmigration angeht.

Dass der AMD genau das sagt und sagen muss ist auch klar. Keiner wird sagen "wir wissens nicht 100%, wir brauchen gerade keinen 4,5 Ghz Turbo im Server Umfeld, also lassen wirs im sicheren Bereich um 1.25V und 4 Ghz"...

Im Endeffekt sind es alles Erfahrungswerte aus anderen Fertigungen. Wenn die 14nm CPU nach 5 Jahren Vollast und 1,45V keine Ermüdung zeigt wird die 7nm CPU damit auch gut über die Garantiezeit rauskommen, die typische Last und CPU Zeit beim Consumer ist viel niedriger als beim Server.

Sowohl Intel als auch AMD fahren im Consumer Umfeld die maximalen Spannungen. Maximal = das was den Kern bei unter 105°C hält. Es bremst also eher die Temperatur auf einzelnen Kernen aus, sonst würde man ggf noch weiter gehen.
Im Server CPU Umfeld gehen beide deutlich konservativer ran.

Edit: Was man vermutlich im Labor machen wird ist zb ne 7nm CPU auf 1,7V statt 1,45V zu betreiben, gut gekühlt und dann schaut man welchen "Verschleiß" sie nach 6 Monaten Dauervollgas hat - rechnet das ganze dann hoch und ermittelt so ob man save is.
Ergänzung ()

Nizakh schrieb:
Auch bei den Großen Intel Xeon Silver/Gold/Platinum CPUs sind die Turbotaktraten ja deutlich niedriger als bei den Desktop CPUs.
ja siehe mein Post eben. Bei Intel is es nix anderes. Im Desktop knallt man da auch Spannung auf die CPU bis halt die Temp limitiert.
 
@Krautmaster
Ich denke nach wie vor die Gründe sind andere. Bei den Xeon E-2200 CPUs geht man beim Takt ja einen ähnlichen Wert wie bei den Desktop CPUs was Taktraten und Spannung angeht. Und auch diese laufen 24/7 über viele Jahre.

Vielmehr ist vermutlich ein so hoher Single-Core Boost bei nem Server-Prozessor mit 20 Kernen Plus einfach uninteressant: Die TDP ist für die jeweilige Kernzahl zu gering und im Serverumfeld kauft man keine solche CPU für Single-Thread Applikationen bzw. Anwendungen die wenig Threads verwenden.

Intel bietet für sowas ja „Spezial-Modelle“ an:
Beispielsweise den Intel Xeon Gold 6250 mit 4,5GHz Turbotakt.
Und ein Blick auf die TDP Verrät schon: 185W bei 8 Kernen gegenüber nem Xeon Platinum 8280 mit 205W bei 28 Kernen. Daher denke ich nach wie vor, dass Spannung nicht der Grund ist sondern die Leistungsaufnahme. Andernfalls würde man keine Xeon Entry CPUs mit 4,7GHz+ anbieten.
Zumal ja auch nicht vergessen werden darf: Die TDP ist bei Server CPUs auch recht nah an der maximalen Leistungsaufnahme. Bei Desktop CPUs ist die ja teilweise deutlich über der TDP. Siehe I9-9900KS/I9-10900K - Da reden wir von bis zu 250W (PL2) maximal auf dem Sockel.
 
nazgul77 schrieb:
Der 10Ghz Chip war ein Prototyp einzig mit einer ALU, keine vollständige CPU ...

Das man richtig komplexe CPUs mit so hohen Taktraten doch nicht bauen kann, hat auch Intel später leider feststellen müssen. Trotzdem war es ein funktionierender Chip aus Silizium, weshalb die Behauptung es gäbe die physikalische Grenze eben nicht korrekt ist.

Es ist nicht das Silizium "schuld" sondern letztlich diverse physikalische Vorgänge die man mit solchen Taktraten eher schlecht als recht ausführen kann. Intel hat dazu ja später auch eine Erklärung, in den von mir verlinkten Artikel publiziert.
 
Zuletzt bearbeitet:
Zurück
Oben