News AMD Genoa: Aus Siena wird AMD Epyc 8004, Genoa-X gesichtet

[ETI1120]

Die kleinen schwarzen Vierecke halte ich für x16 PCIe PHYs. Hab ich von MI300 geklaut.

Die schwarzen Vierecke bei MI300 sind die HBM-Stacks.

In den Die Shots sieht man zwischen den HBM-Stacks noch weitere kleinere Dies. diese sind structurelles Silizium, also leeres Silizium als Lückenfüller.

 

[stefan92x]

Wird nicht schwierig sein die Leakerin zu identifizieren...

Es sei denn, es ist doch ein Leaker, der seiner Freundin gesagt hat "halt mal kurz in die Kamera, ich brauch ein Bild".

 

[Oberst08]

Ist auch merkwürdig, dass MI300 auf den Folien in einem Sockel ( SP5 ? ) abgebildet wird.

MI300 soll als Beschleuniger (Karte) und als APU kommen. Daher ist klar, dass es einen Sockel geben muss. In den kommt die APU dann rein.

 

[ETI1120]

Seit März gibt es Die Shots der IODs,
hier der Server IOD mit Anmerkungen von Locuza

Kernstück des IOD ist die Verschaltung der 12 Infinity Links so dass aus 12 CCDs eine CPU wird.
Der große Fortschritt von Rome gegen Naples war dass mit dem zentralen IOD die Kommunikation zwischen den Dies erheblich einfacher wurde.

Was ist da kompliziert?
Genoa I/O geviertelt, IF$ an die SI und PCIe wegen Flexibilität extern.

Das vierteln.

Du hast die memory controller nicht erwähnt. Schau Dir bitte Mal an wie die Kommunikationswege aussehen wenn die Daten die ein CCD benötigt nicht im Speicherbereich liegen, die von seinem Memorycontroller überwacht werden.

Die Verschaltung zu einer CPU müsste bei Deiner Idee wieder auf dem Substrat stattfinden. Um die Substrate zu koppeln müsstes Du weitere GMI Ports einbauen.

Bei MI250 hat man Kommunikation zwischen 2 Dies getestet, RDNA3 bringt schnelle Verbindungen zum Chiplet. Durch Verknüpfung kleiner I/O kann man mit gutem Yield verschiedene Plattformen bedienen.
Bei MI300 kommt dann noch HBM IF aufs I/O und die Chiplets werden über dem I/O platziert.

Dir ist schon klar, dass wir hier von vollkommen anderen Technologien reden?
Bei den CPUs setzt AMD bisher Substrate ein, eine sehr billige Technik. Sie hat keine guten Elektrischen Eigenschaften aber für die Anforderungen an die Bandbreite einer CPU reicht es.

Die MI250 besteht aus zwei GPUs die im selben Package sitzen. Die Kopplung erfolgt über 4 Kanäle des Infinty Fabric damit steht nicht genügend Bandbreite zur Verfügung um aus beiden Teilen eine GPU zu verschalten. AMD geht davon aus dass zum Koppeln zweier GCD zu einer CPU ca. 20 000 Verbindung erforderlich sind.

Davon abgesehen verwendet die MI250 Elevated Fanout Bridge als Packaging Technologie. Die Silicon Bridges sind erforderlich um die HBM-Stacks mit den GCDs zu verbinden. Über das Fanout werden die beiden GCDs gekoppelt.

Bei RDNA3 hat AMD die Memory PHY und den inifinity Cache auf Chiplets verlagert. Für die GPU hat sich dadurch im Grunde nichts geändert.

Bei der MI300 sind nun ein paar Puzzle-Stückchen bekannt. Aber Kernstück ist nach wie vor offen -- wie werden die 4 6 nm Base Dies verschaltet?

Releativ klar ist dass zumindest für die GCD Hybrid Bonding eingesetzt wird. Ob dies auch für die CCDs gilt? Hier gibt es Argumente dafür und dagegen, als heißt es auch überraschen lassen.

Immer eher kleine Änderungen.

Aber bei der CPU ist das aufteilen des IOD ein Rückschritt.

Dir ist doch bekannt, dass der cIOD genau 1/4 des sIOD war. Wenn sich AMD im Jahr 2019 dafür 2 IODs leitest werden sie es auch 2022 und später tun.

irgendwie zieht sich das schon wie ein roter Faden durch AMDs Produktpalette, dass immer etwas neues kommt. Mal sehen, wann ihnen die Ideen ausgehen.

So eine Liste kannst Du für jeden Halbleiterhersteller aufstellen.

ZEN 5 könnten sie dann 16 ZEN5 CCD auf die MI300 Basis pappen und hätten dann einen 128 Core ZEN5 CPU mit 128GB HBM, IF$ und 3D-Cache sorgen zusätzlich für Bandbreite satt.

Was ist in deinen Augen die MI300 Basis?

Außerdem sollte am bedenken dass die MI300-APU in einer anderen Preisklasse als die Servercpus spielt.

 

[mifritscher]

Gott, so langt man doch keine CPU an, schon gar nicht eine so teure...

 

[ETI1120]

Da hat sich AMD nicht zu geäußert. Also weiß man nichts.

Bergamo vom FAD:

AMD wird zwischen Genoa und Bergamo so wenig ändern als möglich. jede Änderung bringt das Risiko Inkompatibilitäten einzuschleppen.

Es spricht meines erachten nichts dagegen denselben IOD zu nehmen und diesen auf ein anderes Substrat zu packen. (Ich denke nicht, dass es AMD schafft die Zen 4c und Zen 4 CCD gleich groß zu machen)

Siena vom FAD 2022

Siena ist die Lower Cost Plattform. Hier wird AMD IMO keine neuen Sachen ausprobieren, sondern bewährtes zurück skalieren.

Bei Siena ist es auch vorstellbar, dass AMD denselben IOD verwendet.
Allerdings halte ich es für wahrscheinlicher dass AMD einen kleineren IOD zu entwirft. Dieser könnte dann auch für kleine Workstations verwendet werden.

MI300 mit 4 Base Chips und IF$ ist schon bestätigt.

Die MI300 APU wurde das HPC entworfen und verwendet in jedem Aspekt State of the Art Technologien.
Das AMD in einem Produkt Technologien verwendet, bedeutet nicht dass sie diese in allen Produkten verwenden.

EFB (CDNA) und Fanout (RDNA) wurde nicht für Zen 4 verwendet.

Ist auch merkwürdig, dass MI300 auf den Folien in einem Sockel ( SP5 ? ) abgebildet wird.

Der Sockel ist SH5 hat dieselben Maße wie S5. SH5 ist natürlich nicht Pin-kompatibel zu S5.

Wie Oberst08 sagt hat AMD zuerst Mal die APU vorgestellt.
DieSolo-GPU ist IMO ein BaseDie samt 2 GCDs .

 

[Cool Master]

Daher also der Begriff "Thumbnail"

Sieht krass aus das teil, bin gespannt was Benchmarks dazu sagen.

 

[Majestro1337]

Gott, so langt man doch keine CPU an, schon gar nicht eine so teure...

Wie fasst du die denn an? Nur mit Ganzkörper-Kondom?
Oder erst wenn du und der Prozessor eine "declaration of consent" unterschrieben habt?

 

[DevPandi]

Gott, so langt man doch keine CPU an, schon gar nicht eine so teure...

Nicht?

Also, bei solchen Arbeiten, können Handschuhe, egal wie Dünn sie sind, für den Tastsinn einschränkend wirken und am Ende sogar für das Produkt nachteilger sein, weil man sich unsicher ist. Wichtig sind hier eher "saubere" Hände und ebenso, "beim" Zusammenbau", dass man sich gegen statische Elektrizität sichert. Darüber hinaus, ist "nice-to-have".

 

[PS828]

klar kann man die so anfassen, lang halt nicht an die unteren kontakte rann, aber sonnst gibts da keine bedenken. ich möchte auch darauf hinweisen dass diese CPUs wohl einige hudnert gramm wiegen wenn ich da schon an meinen 3970X denke. also grundsätzlich schon riesen teile

 

[Kasjo]

Schon Riesig das teil. Bin gespannt wann die den ITX Standard erfüllen und dann direkt USB Anschlüsse, fan haeder, PCIe Slots usw. bekommen. Dann braucht man kein Mainboard mehr. Man schraubt dann nur noch die CPU ins Gehäuse

 

[Cool Master]

ich möchte auch darauf hinweisen dass diese CPUs wohl einige hudnert gramm wiegen

Jup, meine erste Reaktion bei meinem 1950X damals war "wow, das Teil ist schwer!" Da will ich gar nicht wissen was die neuen CPUs an Masse haben.

 

[Volker]

Haha das kenn ich, hatte das Gefühl auch gerade wieder. Aber auf der Waage sind es nur 129 Gramm 😉

 

[mifritscher]

Nicht?

Also, bei solchen Arbeiten, können Handschuhe, egal wie Dünn sie sind, für den Tastsinn einschränkend wirken und am Ende sogar für das Produkt nachteilger sein, weil man sich unsicher ist. Wichtig sind hier eher "saubere" Hände und ebenso, "beim" Zusammenbau", dass man sich gegen statische Elektrizität sichert. Darüber hinaus, ist "nice-to-have".

Beim ersten Bild drückt sie z.B. einige von den Kontaktflächen gegen die Handwurzel. Und sorgt damit dafür, das sie verunreinigt werden und setzt die CPU elektrostatischem Stress aus. So wie ihre Daumenwurzel eingedrückt wird dürfte sie die CPU auch "in sich" verwinden.

Handschuhe brauchts tatsächlich nicht, die dürften, weil gerne mal bepudert, eher kontraproduktiv sein. Aber man sollte CPUs nur an den Ecken bzw. Kanten anlangen.