News AMD Ryzen 3000: Zen 2 mit 16 Kernen für Sockel AM4 als „ES“ im Umlauf

[Taxxor]

AMD müßte in diesem Fall also zwei Fertigungsmasken auflegen. Bin bisher davon ausgegangen, daß AMD dies aus Kostengründen vermeiden wollte.

Genau deswegen würde ich eigentlich nicht vermuten, dass sie zwei Masken nutzen. Naja ich denke mal wir werden es in knapp 30 Stunden erfahren.

 

[Bard]

Am Montag um 4 Uhr morgens wissen wir endlich etwas mehr über die neuen Ryzen CPU's, der CES Livestream kommt auch auf dem AMD YouTube Kanal.

 

[Ned Flanders]

Hört sich ja erstmal nicht so gut an.

Also gibt es wohl doch "nur" 32MB L3-Cache beim 12/16Core.

Irgendwie merkwürdig. Denn Rome hat ja bekanntermaßen doppelt so viel L3-Cache per CCX wie die "alte" Generation.

Die L3 Caches werden doppelt so groß wie bisher. Das siehst du ja schön an der Grafik die ich gepostet habe. Der L3 auf dem anderen Chiplet ist für einen Kern nicht erreichbar. War er auch nie. Warum auch? Schau dir einen 2920x an. Der sieht da genauso aus wie ein 2700x.

 

[Nozomu]

Was ich bisher gesehen hab macht mich mehr traurig, wenn das wahr so wird.

 

[Ned Flanders]

Was ich bisher gesehen hab macht mich mehr traurig

Was hast du denn gesehen?

 

[MK one]

https://www.userbenchmark.com/UserRun/16910589
Das untere ist der 12 Kerner , der taktet allerdings auch nur mit 3,4 GHz , der 2700x mit 4,1 - 4,2 Ghz ...
mit 3,8 GHz hat mein 1700x ca 70 ns = 4,2 GHz ca 60 ns
ich denke , das der 3700x 4,2 Ghz Base + 5 Ghz Boost haben wird , mit einem all core Boost bis 4,5 Ghz , das heißt , solange der all Core Boost anliegt sind es ca 50 ns

bei meinem 1700X sieht es so aus

 

[ZeroStrat]

Man sollte aber vorsichtig sein. Die RAM-Latenz skaliert nicht durchweg linear mit dem Takt der CPU.

 

[Nozomu]

Was hast du denn gesehen?

http://browser.geekbench.com/v4/cpu/13241660

 

[MK one]

Man sollte aber vorsichtig sein. Die RAM-Latenz skaliert nicht durchweg linear mit dem Takt der CPU.

dann sieh mal hier rein ...
https://www.planet3dnow.de/vbulleti...mark-Analyse?p=5242340&viewfull=1#post5242340

Taktbereinigt auf 3,4 Ghz hat der 2700x ca 75 ns statt der 60 ns ... , Zen 2 hat eine minimal höhere Latenz als Zen + , wird im Endeffekt aber höher takten und hat somit eine geringere latenz als der 2700x

 

[ZeroStrat]

@MK one Dass es nach unten hin gilt, heißt ja nicht, dass es auch nach oben hin genau so gilt.

 

[Linmoum]

http://browser.geekbench.com/v4/cpu/13241660

Wenn man das jetzt als Grundlage nimmt wäre das aber positiv, immerhin hat der (wohl) 6C/12T Zen2 einen rund 10% höheren SC als ein 2600 bei gleichem Takt.

 

[MK one]

@MK one Dass es nach unten hin gilt, heißt ja nicht, dass es auch nach oben hin genau so gilt.

irgend einen Hinweis das es so sein könnte , außer deiner Vermutung ?
Dafür das es auch nach oben skaliert spricht nämlich das ich das mit meinem 1700x gut simulieren kann indem ich dessen Takt ändere , nur bis 4,2 Ghz komme ich nicht rauf ...

 

[ZeroStrat]

Ich denke, dass es wohl darauf hinausläuft, dass es bei meiner derzeitigen Aufteilung bleibt: ein Spielerechner mit 9900k und eine Workstation mit 3700X und Radeon VII. Am liebsten wäre es mir, wenn ich den 3700X in den Spielerechner packen könnte und die R7 einfach mitnehme. Wenn ich alles mit Wasser kühle, sollte es keine Konflikte mit den Slots und anderen Bauteilen geben.

irgend einen Hinweis das es so sein könnte , außer deiner Vermutung ?

Ja, ich habe es mal mit einem 7700k getestet. Die RAM-Latenz war bei 4.8GHz und 4GHz fast gleich (44ns) und brach erst bei 3.5GHz merklich ein.

 

[MK one]

Ich würde erst mal abwarten , Aida zb misst geringere Latenzen als der Userbench und wie sich der größere L3 Cache auswirkt ist auch noch unbekannt . Ebenso ist ungekannt wie stark sich die Verbesserungen im Front End bemerkbar machen .
Ich finde es schon mal gut das sich die 2 Dies des 12C/16C nicht negativ bemerkbar machen bei der Latenz

 

[Nozomu]

Wenn man das jetzt als Grundlage nimmt wäre das aber positiv, immerhin hat der (wohl) 6C/12T Zen2 einen rund 10% höheren SC als ein 2600 bei gleichem Takt.

Die SC kann nicht besser sein wenn ich das hier lese sowie sehe:

https://www.planet3dnow.de/vbulletin/threads/433324-User-Review-Zen2-Benchmark-Analyse

 

[aldaric]

@HEDT

Kannst du auch lesen was dort steht?

"An der FPU haben sie hingegen erheblich was verbessert. +15% IPC rein durch die Verbesserungen am Rechenwerk selbst. Dazu kommen dann noch Frontend Verbesserungen + Takt. "

Oder wolltest du einfach mal ein bisschen Quatsch schreiben ?

 

[Nozomu]

Anscheinend nicht, wenn du so fragst ^^

 

[Selanius]

Wie schon wieder hier die Panik ausbricht, weil irgendwo etwas auftaucht, was aussieht wie ein möglicher Leak. Und am steilsten gehen auch immer die Verweigerer. Einfach mal mehr durch den Slip atmen und auf offizielle Infos warten.

 

[VelleX]

Also gibt es wohl doch "nur" 32MB L3-Cache beim 12/16Core.

Auf so ner geleakten Folie stand ebenfalls was von 48MB L3 Cache beim 12 Kerner.
https://twitter.com/gnyueh/status/1130780069679357952

Vielleicht lesen die Programme das noch falsch aus, wegen den CCX oderso.
Bei Sandra stand ja bei der anderen CPU 4x8MB, was natürlich auch strange ist, auch wenn die 32MB bei 2 CCX passen würden.

 

[Baal Netbeck]

MD müßte in diesem Fall also zwei Fertigungsmasken auflegen.

Warum sollten sie zwei Fertigungsmasken nehmen? Das ergibt gar keinen Sinn...sie können ja einfach die Hälfte des L3 deaktivieren....ging bei Zen und Zen+ ja auch für die kleinsten Modelle. Der 1200 hatte zwei CCX aber nur 4MB je CCX.

Es ist natürlich großer Mist den Cache zu halbieren...gerade wenn die Architektur Probleme mit der ramlatenz hat.

Jetzt lese ich hier wieder 2*8MB für den 6 Kerner...also das gleiche wie bei Zen und und Zen+.

Oder 48MB bei 12 Kernen????
Sie könnten natürlich 25% des L3 deaktivieren um auf 48 zu kommen.
Sie könnten auch ein chiplet mit beiden CCX und eines mit einem CCX aktivieren.

Alles sehr komisch aber es wäre vermutlich auch zu gut wenn Zen2 einfach den vollen Cache bekommt...
AMD muss sie nen schlechten Ruf retten