News DDR2-DRAM in 50 nm von Samsung

Jan

Chefredakteur
Teammitglied
Registriert
Apr. 2001
Beiträge
15.151
Um seinem Anspruch als Technologieführer auf dem Feld der DRAM-Produzenten gerecht zu werden, hat Samsung in einer Pressemitteilung die Herstellung erster DRAM-Chip in 50 nm bekannt gegeben. Gegenüber einer Fertigung in 60 nm soll sich die Produktionseffizienz auf diesem Weg noch einmal um 55 Prozent steigern lassen, so Samsung.

Zur News: DDR2-DRAM in 50 nm von Samsung
 
Das ist alles noch Zukunftsmusik und villeicht gibt es den Arbeitsspeicher so wie wir ihn kennen gar nicht mehr.
Aber wenn das weiter so schnell geht, und warscheinlich wird es noch schneller weiter gehen als bisher, dann kann man sich bald mit der nächst kleineren Einheit vertraut machen!
 
Ich finde diese kleinen Schritte etwas komisch: 90-80-75-70-60-50
Ich dachte das Umrüsten der Fabriken kostet jedesmal viel Zeit und Geld!
Auch dass es bei Speicherchips scheinso ganz andere Abstufungen gibt wie bei CPUs. AMD und Intel sind sich bei den nm ja immer recht einig, welche Schritt als nächstes kommten wird.
 
@ crossi, bei den cpus handelt es sich immer um eine ~ halbierung der gesammtfläche.

das dürfte mit dem mooreschen gesetz zusammen hängen
 
Naja aber das nicht umrüsten auf eine kleiner Fertigungstechnik kostet eben auch Geld, da die Produktion somit effizienter wird (Opportunitätskosten)...
 
Wäre marketingtechnisch bestimmt ausschlachtbar, wenn z.B. AMD in 5 nm kleinerer Struktur fertig wie (oder als?) Intel!
Nur um dem mooreschen Gesetz zu genügen, werden die sich sicherlich nicht selbst beschränken.
 
@4 IMO müssten doch im Großen und Ganzen nur die Lithografischen Gerätschaften erneuert werden wenn sich sonst am Prozess nicht so viel ändert.
 
Faint, erzähl hier nicht so ein Mist vo dem du scheinbar kaum etwas verstehst. Aber Hauptsache wieder ein comment mehr...
 
Was genau bringt das eigentlich? Von winzig auf noch winziger und warum ist noch winziger günstiger als in der Herstellung?
 
@ 2) Dümpler
Na-ja ein paar Atomschichten wird man schon brauchen und wenn man bedenkt dass ein ein Atom 0,1 nm bis 0,5 nm groß ist, wird man eine kleinere Einheit nicht brauchen. sehr viel kleiner als 15 oder 10 nm oder von mir aus 5 nm wird man da wohl nicht gehen.....
Je näher man sich einer Grenze nähert desto langsamer geht eigentlich meistens die Entwicklung
 
Zuletzt bearbeitet:
Zuletzt bearbeitet:
Also für 50 nm muss man noch nichts umrüsten. Ein Großteil der Lithografieanlagen die in den Werken stehen arbeiten mit ArF Lasern (193nm) und die sind bis min. 45nm Strukturbreite geeignet. Intel sagt, dass mit den Anlagen auch 32nm produzieren kann. Erst danach wird eine Umrüstung auf Imersiontools oder EUV nötig.

@10:
Der Spaß wird immer kleiner, weil dann einfach mehr chips auf einen Wafer passen. Sprich die kosten pro Wafer sinken und der Gewinn steigt. (um es mal ganz einfach zu sagen)
 
mein fresse pillgrim, das war eine vermutung von mir
 
@Meckes83
Für 50nm musst du wohl umrüsten. Ich nehme an, dass bereits schon lange mit Imersion gearbeitet, wird, da man sonst mit 193nm solche Strukturen gar nicht herstellen kann. Alles was lambda/(n sina) und kleiner ist, geht ohne Tricks nicht. Hierbei ist n die Brechzahl und a der halbe Öffnungswinkel. Bei 32nm muss man dann schon alle Register ziehen, um solche Gates überhaupt noch belichten zu können.
Der Einzige Weg wäre es, zu kürzere Wellenlängen, sprich EUV, zu gehen.
 
du nimmst an und ich weiss :)
ne im ernst, es wird noch mit normalen 193nm DUV scannern gearbeitet. deine formel ist mir auch bekannt, aber es gibt auch hier den ein oder anderen trick diese auszutricksen.
meines wissens nach wird nirgends auf der welt mit imersiontools in serie gefertig.

@15:
die chipfläche hat nix mit moores law zu tun.
nur die integrationsdichte, sprich wieviele Transistoren/Fläche.
und die größeren nm-Schritte resultieren aus dem technologischen aufwand der bei RAM wesentlich größer ist als bei Prozessoren (a.g. der kondensatoren)
 
Ich bin nur in der Hochintensitätslasersparte unterwegs und habe mit Belichtung etc nur recht wenig zu tun. Was wird denn nun alles ausgenutzt, um Abbe auszutricksen? Würde mich mal interessieren. Mit welchen Strukturgrössen arbeitest du denn?
 
@Meckes83:

Natürlich hat sie dann damit zu tun. Es heisst nichts anderes als dass ich bei der Verdoppelung der Flächendichte bei gleicher Transistorenanzahl nur noch die halbe Chipfläche brauche wenn ich von 90nm auf 65nm oder von 65nm auf 45 nm gehe etc.
Oder andersherum: Bei gleicher Chipfläche bekomme ich doppelt so viele Transistoren auf die gleiche Fläche.

Die Rechenoperationen Division und Multiplikation sind Dir aber bekannt ? :freak:
 
Zuletzt bearbeitet:
warum hier mehr zwischenschritte gemacht werden liegt doch auf der hand

1. werden viel mehr speicherchips als cpus hergestellt, so dass sich das eher rechnet
2. werden diese chips billig angeboten, so dass eine vekleinerung sehr willkommen ist um die gewinnmarge zu verbessern
 
Zurück
Oben