News Interconnect Day: Intel will mit CXL auch PCI Express 6.0 voran bringen

senf.dazu

Ensign
Dabei seit
Nov. 2016
Beiträge
255
Huch ? Intel hat PCI4.0 verschlafen ? Ist da tatsächlich an Intel vorbei mal ein Markt mit nennenswertem Volumen im I/O Sektor entstanden ? Kicher.

Ich kann mich glaub ich an Presseankündigungen von NVidia (pro GPUs) oder vielleicht von Mellanox/Nvidia (Inifiniband) erinnern, oder vielleicht noch AMD und IBM Power. Also alles im Dunstkreis des open power Konsortiums und alles ausschließlich im Pro Bereich ?

Und wer weiß ob's mit dem PCIe6 wirklich so lang dauert - zumindest PAM4 Zellen für 56G bzw. 112G hat Intel ja schon in den Libs ? Irgendwas müssen sie ja schließlich auch für ihre 200G und 400G (auch QFSP?) Transceiver verwenden .. die schon seit Jahren für die 100G QFSP Transceiver verwendeten 25G je Lane sind dafür vielleicht nicht mehr ganz ausreichend ..

Letzlich wird in Zukunft vielleicht auch mehr der Cu-basierten-IO direkt in den Prozessorgehäusen (Interconnect der ICs auf den Trägerplatinen) realisiert (oder zumindest nur auf sehr kurzer Strecke - sei es um den Prozessor herum oder um das Leitungsinterface in USB o.ä. Peripherie herum) und braucht wenn ich so an eben die 200G und 400G Netzwerkanbindungen oder auch das Zusammenbinden von Prozessoren aber auch GPGPU, FPGA,NI denke auch recht schnell wachsende Datenraten bei denen auch PCIe4 tendenziell schon nahezu überholt erscheint. Die 2x100G Omnipath in den XEON -F's gingen noch so eben mit 32xPCIe3 ..
 
Zuletzt bearbeitet:

ZeroZerp

Commodore
Dabei seit
Okt. 2007
Beiträge
4.693
HLR S = Höchstleistungsrechenzentrum Stuttgart .... ,im Aufbau .......t so hohe (AVX-)Gleitkomma-Rechenleistung wie ihre Vorgänger.
Danke für den Link und damit einem Beitrag der sich löblicher Weise positiv von anderen Beiträgen hier abhebt.
Meine Anspielung bezieht sich explizit auf SICH IM EINSATZ befindenden Prozessoren.

Und wie in dem Artikel erwähnt ist hier der Speicherdurchsatz wohl das ausschlaggebende Kriterium und der Rest wohl eine "nette Dreingabe".

LG
Zero
 

MK one

Banned
Dabei seit
März 2017
Beiträge
4.889
Im Einsatz , bei einer CPU die noch gar nicht raus ist ?

dann nehmen wir mal den hier . ist zwar dann Milan , aber da werden Beschleunigerkarten extra mit erwähnt , bei denen PCIe 4.0 bzw reichlich Lanes von Vorteil sind

http://www.pcgameshardware.de/AMD-Zen-Architektur-261795/News/Supercomputer-Perlmutter-NERSC-Milan-CPUs-1269360/

Perlmutter nutzt sowohl Blades, in denen ausschließlich AMDs Zen-3-Prozessoren stecken als auch kombinierte Varianten mit CPUs und Nvidia-Tesla-Beschleunigerkarten - bei Letzteren sollen Nachfolger-GPUs von Volta zum Einsatz kommen. Darüber hinaus erlauben die aktuellen Flash-Preise den Einsatz von SSDs als einzigen Massenspeicher.

hier mal ein Beispiel wie AMDs Konnektivitätsvorteil ausgenutzt werden könnte
https://www.servethehome.com/hardware-behind-the-amd-epyc-and-xilinx-alveo-boxx/

es sind nicht nur Beschleinigerkarten , auch die Netzwerkbandbreite kann damit erheblich erhöht werden
Here is a cool fact for the STH networking crowd. Each of these Xilinx Alveo cards has dual QSFP28 100GbE ports onboard. That means that there are a total of 1.6Tbps of networking bandwidth available in this server, just from the FPGAs.
1.6 Tbps Netzwerkspeed , nur durch die Erweiterungskarten , der Rest vom Server war quasi kastriert , = nur 4 Dimm Slots belegt statt 8
 

ZeroZerp

Commodore
Dabei seit
Okt. 2007
Beiträge
4.693
Das ist ja genau das Gegenteil- Die Kapazitäten sind voll ausgeschöpft. Zudem ist der PC Markt rückläufig.
Es ist die Frage, ob Intel wegen kurzzeitigen Nachfragespitzen die Produktionskapazität merklich steigern soll.

Das sowas ordentlich nach hinten losgehen kann haben AMD und nvidia vor nicht allzu langer Zeit eindrucksvoll bewiesen.

Auch sprechen die letzten offiziellen Quartalszahlen letzten Jahres von einem Rekordquartal.
"Nicht funktionieren" könnte nicht weiter denn je davon entfernt sein.

LG
Zero
 
Top