SLC, Single-Level Cell, 1Bit pro Speicherzelle, 2 Zustände müssen unterscheidbar sein
MLC, Multi-Level Cell, 2Bit pro Speicherzelle, 4 Zustände müssen unterscheidbar sein, 100% Zuwachs der Speicherdichte gegenüber SLC
TLC, Triple-Level Cell, 3Bit pro Speicherzelle, 8 Zustände müssen unterscheidbar sein, 50% Zuwachs der Speicherdichte gegenüber MLC
QLC, Quad-Level Cell, 4Bit pro Speicherzelle, 16 Zustände müssen unterscheidbar sein, 33% Zuwachs der Speicherdichte gegenüber TLC
PLC, Penta-Level Cell, 5Bit pro Speicherzelle, 32 Zustände müssen unterscheidbar sein, 25% Zuwachs der Speicherdichte gegenüber QLC
Damit kann man zwar die Speicherdichte erhöhen, mit jeder Stufe um weniger Prozent, aber man erkauft sich einen weit höheren Verwaltungsaufwand pro weitere Stufe.
Außerdem sinkt mit jeder Stufe die Haltbarkeit, denn es müssen immer mehr Informationen pro Zelle valide gespeichert werden
und durch Degradation fallen mit jeder Stufe größere Blöcke aus.
Und die Geschwindigkeit des Laufwerk sinkt mit jeder Stufe, da Schreib-/Lesevorgänge und Fehlerkorrektur immer aufwändiger werden.
In einer SLC-Speicherzelle muss lediglich zwischen 0 und 1 unterschieden werden können. Das ist kein Aufwand, geht schnell und zuverlässig.
Sollen mehrere Bits unabhängig voneinander in eine Speicherzelle geschrieben werden, so unterscheidet man diese in der Ladungsmenge,
aus dieser Ladung bzw. Spannung und einem anliegenden Strom ergibt sich ein elektrischer Widerstand, der letztlich den gewünschten Inhalt der Speicherzelle repräsentiert.
Man darf sich das nicht so vorstellen das man eine Speicherzelle baut, die groß genug ist z.B. bei QLC 4Bit unterzubringen.
Sondern man baut eine Speicherzelle, in die man eine bestimmte Ladung (Menge Elektronen) bringen kann
und die so gefertigt ist das sie diese sehr genau definierte Ladung halten kann und man diese korrekt wieder auslesen kann.
Bei QLC müssen 16 verschiedene Ladungszustände klar unterscheidbar sein, was natürlich weit aufwändiger ist als nur halb so viele bei TLC.
Der Kaufpreis sinkt aber, da man pro Speicherzelle mehr Informationen unterbringen kann und deshalb weniger Zellen braucht, um die gleiche Datenmenge unterzubringen.
Eins SLC-Speicherzelle hat entweder 10K Ohm, was einer 0 entspricht oder den 1.000fachen Wert 10M Ohm, was einer 1 entspricht.
Je mehr Bits in eine Zelle sollen, desto mehr Widerstandswerte muss man unterscheiden und der Abstand dieser Werte voneinander wird immer kleiner.
Wer auf Schnelligkeit und Haltbarkeit setzt, sollte sich gut überlegen ob QLC- oder gar kommender PLC-Speicher das richtige wäre...
Warum z.B. 16 Zustände bei einem QLC-Speicher?
1111, 1110, 1101, 1100, 1011, 1010, 1001, 1000,
0111, 0110, 0101, 0100, 0011, 0010, 0001, 0000
Diese Zustände müssen alle unterscheidbar sein und jeder dieser Zustände entspricht einem anderen Widerstandswert der Zelle.
