Visualist schrieb:
Wen ja dann wären ja eigentlich 16*** möglich mit dem 8**** aber mit dem 12228 dann 24456Shader mit 2 Chiplets !
Angeblich sollen mit RDNA 3 maximal 8 SE möglich sein und mit RDNA 4 32 SE. Stammt aus dem Linuxtreiber.
Die Gerüchteküche ist sich einig, dass AMD RDNA 3 mit 1 GCD auf den Markt bringt. Die MCD werden inzwischen als
Memory
Controler
Die interpretiert. Das heißt die GDDR6 Memory PHY sollen ausgelagert werden. Die Interpretation Multi Cache Die wurde fallen gelassen.
Da die Gerüchteküche daran glaubt, dass Navi 31 aus 7 Chiplets besteht, kommen sie auf 6 MCD. Je MCD rechnen sie mit 64 bit und so kommen sie auf in Summe auf ein Speicherinterface mit 384 bit, so wie öfters genannt. Außerdem gehen sie davon aus, dass der Infinity-Cache als 3D-Cache auf den MCD gestapelt wird. Da sie davon ausgehen, dass es wiederum 64 MByte je Chip sind, kommen sie auf 384 MByte Infinity Cache für Navi 31. Den ganzen Herbst 2021 hat Greymon darauf bestanden dass Navi 31 ein Speicherinterface mit 256 bit und einen Infinity Cache mit 256 MByte hat.
Die Interpretation ist an und für sich schlüssig, hat aber einen großen Pferdefuß. Dadurch dass der 3D-Cache auf den MCD sitzt, ist ein sehr große Bandbreite zwischen MCD und GCD erforderlich. Als Lösung zirkulieren Illustrationen dass Navi 31 als EBF wie bei der MI250X umgesetzt wird. EBF steht für Elevatet Fanout Bridge, und die Bridge ist ein kleiner Silizium Chip der MCD und GCD verbindet. Als dann Greymon behauptet hat die Die Size für Navi 31 wären ca 350 mm
2 tauchten nette Renderbilder auf, die zeigen sollen wie das ganze aussieht.
Auf die Idee, dass das ein bisschen zu aufwändig für eine Consumer Grafikkarte sein könnte, kommt keiner.
Es stimmt schon, dass die Memory PHY beim Übergang von 7 and 5 nm nicht skalieren. Aber sie nehmen aktuell nur eine kleine Fläche ein. In der ganzen Diskussion werden die PHY für PCIe und Displays, der PCIe Controller und der VCN ignoriert. Auch diese belegen ordentlich Fläche. Und es fällt beim Die-Shot von Navi 31 auf, dass die 256 bit Memory PHY erheblich weniger Fläche benötigen als die 128 MByte Infinity Cache.
Alleine daran wie sich Zahlen und Interpretationen ändern ist klar, dass hier sehr viel interpretiert wird. Die harten Fakten sind dünn, und bei genauer Betrachtung kommen Zweifel an der Authentizität auf. Alles beruht auf Rechenspielen mit diesen Annahmen. Als Greymon55 die Anzahl der Shader für Navi 31 nach unter korrigiert hat, wurde geschwind der Aufbau der Shader Engine geändert.
- Vorher: 1 Shader Engine besteht aus 2 Shader Arrays mit jeweils 5 WGP die jeweils 256 Shaders haben, ergibt 2560 Shaders je SE
- Daraus wurde plötzlich 1 Shader Engine besteht aus 2 Shader Arrays mit jeweils 4 WGP die jeweils 256 Shaders haben, ergibt 2048 Shader je SE
- Im Klartext, man kennt die Namen der Blöcke aber nicht deren exakten Aufbau, Alles hängt davon ab ob die die Gesamtzahl von 12288 Shader und 6 Shader Engines für Navi 31 stimmen.
Das ganze erinnert an mittelalterliche Zahlenmystik.
Fazit: Die Gerüchte könnten stimmen oder nicht.
Nichts genaues weiß man nicht. Und dabei würde ich es belassen.
