News Umsatz- und Gewinnsprung: ASMLs High-NA-EUV-System bei Intel Panther Lake im Serieneinsatz

[Volker]

ASML hat nicht nur ein gutes Quartal vermeldet, sondern zusammen mit Intel auch die Serienreife von High-NA-EUV-Belichtern erklärt. Dies wurde an mehreren Layern bei aktuellen Intel-18A-Produkten getestet und bereits dort als praktikabel bezeichnet. Für die echte Großserie reichen die Belichter aber noch nicht aus.

Zur News: Umsatz- und Gewinnsprung: ASMLs High-NA-EUV-System bei Intel Panther Lake im Serieneinsatz

 

[Rickmer]

Ich hätte damals schwören können, dass Intel ihren extrem ambitionierten Node Plan nicht ansatzweise halten können wird... aber mit 18A in Serienproduktion sind die maximal 1 Jahr hinterm 2021 angekündigtem Zeitplan?

Extrem beeindruckend.

Und während Server CPUs den Herstellern aus den Händen gerissen werden wird Intel kaum untergehen, selbst falls die nicht so viele FAB Kunden finden wie gehofft.

 

[Volker]

Ja so ungefähr passt es. Aber dafür haben sie ja unter anderem 20A geopfert weil sie da nichtmal ansatzweise was hätte liefern können usw. Also dieser Reset da erst hat dann bei 18A geholfen, weg von ihrem Einzelgänger-Style hin zu mehr Stuff was alle nutzen bei EDA, Tools usw. Auch jetzt ist 18A ja erst in der Serienproduktion gereift, Ende 2025 war der eigentlich noch nicht fertig für die Masse. Jetzt ist er das so langsam.

High-NA war letztlich aber auch viel risikoärmer als EUV damals. Ganz viel Know How konnte nun übernommen werden, es wurde weiterentwickelt. Deshalb ging es auch viel schneller, EUV hat ja 30 Jahre gebraucht^^


Bei Foundry sonst warten wir mal ab. Sie reden viel, aber so richtig angekommen ist noch nichts außer Gerüchten. AMD launched nächste Woche Zen 6 in N2, die Messlatte geht sowas von weit nach oben nun. Intel ist da bis mindestens 2028 nur zweite Geige. Aktuell hilft ihnen einfach, dass ALLES gekauft wird. Sogar Sapphire Rapids mit HBM und Emerald Rapids sind sie noch losgeworden - vor nem Jahr wollte die kein Mensch mehr^^

 

[aspro]

Was erhofft sich Intel eigentlich von High-NA? TSMC scheint ja langfristig noch ohne auszukommen und wenn die Zahlen in der Roadmap halbwegs stimmen, bietet Low-NA weiterhin deutlich mehr Durchsatz.

 

[Volker]

Ja dem entgegen steht aber, dass du viele Arbeitsschritte einsparts.
Schon vor über einem Jahr erklärte Intel mal, dass High-NA EUV viele Prozessschritte vereinfache, statt drei Belichtungen und 40 Einzelschritten mit klassischem EUV vorzunehmen, gelinge dies mit High-NA EUV in einem Durchgang. Und drei Mal so schnell bzw drei Mal mehr Durchsatz haben EUV-Belichter eben dann auch nicht

Ab Minute 11:50 ist dies auch auf YouTube zu finden:

YouTube

An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.

YouTube-Embeds laden

Ich bin damit einverstanden, dass YouTube-Embeds geladen werden. Dabei können personen­bezogene Daten an YouTube übermittelt werden. Mehr dazu in der Datenschutzerklärung.

YouTube-Embeds laden

Datenschutzerklärung

 

[Rickmer]

wenn die Zahlen in der Roadmap halbwegs stimmen, bietet Low-NA weiterhin deutlich mehr Durchsatz.

Wenn ich mich nicht irre ist das größte Problem, dass high-NA nur halb so viel Fläche gleichzeitig belichten kann wie low-NA und damit die maximale Chipgröße bei ~400mm² statt ~800mm² liegt.

Für AMD und Intel mit Chiplet Designs und I/O-Chip in älterem Prozess ist das kein großes Hindernis, aber Nvidia mit ihren riesigen Compute Chips wird da so lange wie möglich ein Veto einlegen wollen.

 

[MDM]

@Volker
Magst du den Artikel nochmal durch die Rechtschreibung und Grammatik schicken? Dativ, Einzahl, Mehrzahl...

Bei Low-NA-EUV, also den bisherigen Belichtern der EUV-Generation, schraubt ASML.
Die Prognosen für die Jahre 2027 und 2028 sind ebenfalls rosig.

 

[aspro]

Ja dem entgegen steht aber, dass du viele Arbeitsschritte einsparts.
Schon vor über einem Jahr erklärte Intel mal, dass High-NA EUV viele Prozessschritte vereinfache, statt drei Belichtungen und 40 Einzelschritten mit klassischem EUV vorzunehmen, gelinge dies mit High-NA EUV in einem Durchgang.

Aber gerade dann verstehe ich nicht, wieso der Durchsatz nicht ansatzweise mit Low-NA mithalten kann, es sollte doch - rein logisch gedacht - das Gegenteil der Fall sein. Das scheint sich ja, wie gesagt, laut Roadmap auch mit den nächsten Generationen nicht grundsätzlich zu ändern.

 

[xexex]

wieso der Durchsatz nicht ansatzweise mit Low-NA mithalten kann, es sollte doch das Gegenteil der Fall sein.

Durchsatz ist nicht gleich Durchsatz, war schon zur Einführung von EUV so. Wenn du von 80 Belichtungen mit High-NA 10 einsparen kannst, dann ist der Chip trotz niedrigeren Durchsatz schneller fertig und du sparst dir mögliche Fehler durch Mehrfachbelichtung.

Die Zahlen stimmen zwar so (noch) nicht, aber so ähnlich lief es "damals" bei der EUV Einführung ab. Es ging nicht alleine darum was man noch mit DUV belichten könnte, sondern was im Endeffekt das bessere Endergebnis in vergleichbarer Zeit hervorgebracht hat.

https://newsletter.semianalysis.com/p/asml-dilemma-high-na-euv-is-worse

Für Intel bedeutet es, sie sammeln schneller Erfahrungen mit zukünftiger Technologie, wovon sie sich mittelfristig einen Vorteil gegenüber der Konkurrenz erhoffen. Je weniger komplex die Belichtungsschritte sind, desto kleiner ist das Feld für Fehler die sich einschleichen können.

Unterm Strich kann es bedeuten, die Belichtungszeit steigt, aber der Aufwand für Tests und Selektion wird geringer. Im Optimalfall produziert man langsamer, aber dafür mehr Chips mit höherer Qualität.

 

[konkretor]

@Volker also den Sapphire Rapids mit HBM hätte ich schon gerne im Projekt genommen. Xeon MAX ist ein schönes Einhorn für Nerds.
Leider war selbst als Großkunde der Preis 5 stellig

 

[Maxminator]

Nicht vergessen: der neue Intel CEO hat viel wichtiges KNOW HOW aus den TSMC Zeiten mitgebracht
Das ist das Wichtigste!

 

[stefan92x]

Ich hätte damals schwören können, dass Intel ihren extrem ambitionierten Node Plan nicht ansatzweise halten können wird... aber mit 18A in Serienproduktion sind die maximal 1 Jahr hinterm 2021 angekündigtem Zeitplan?

Wobei 18A jetzt eher so ist, wie 20A angekündigt wurde und erst 18AP wirklich alles mitbringt, was 18A liefern sollte. Also kann man auch nochmal ein Jahr drauf packen. Trotzdem wieder eine gute Leistung von Intel, dass es überhaupt in vernünftigen Schritten und Zeiträumen richtig voran geht.

Ergänzung (15. Juli 2026)

Nicht vergessen: der neue Intel CEO hat viel wichtiges KNOW HOW aus den TSMC Zeiten mitgebracht

Nö. Da war er nie. Du meinst sicherlich aus Cadence-Zeiten

Ergänzung (15. Juli 2026)

Sogar Sapphire Rapids mit HBM und Emerald Rapids sind sie noch losgeworden - vor nem Jahr wollte die kein Mensch mehr^^

Xeon Max hat ja zumindest ein Alleinstellungsmerkmal. Beeindruckender finde ich, dass sie selbst die normalen Sapphire Rapids noch loswerden.

 

[Maxminator]

Ne, TSMC! Er war doch da!

 

[stefan92x]

@Maxminator War er wirklich nicht. Lip-Bu Tan war fast 20 Jahre in die Führung von Cadence eingebunden, aber für TSMC hat er nie gearbeitet. Cadence und TSMC arbeiten sicher intensiv zusammen, aber "da" war er im eigentlichen Sinne nie.

 

[nöörd]

AMD launched nächste Woche Zen 6 in N2, die Messlatte geht sowas von weit nach oben nun.

Beim Preis oder bei der Performance? Wir werden wahrscheinlich wieder 20% mehr Leistung für 20% mehr Euronen bekommen. Ob sich Intel davor wirklich fürchten muss? Ich denke mal maximal bei Geschäftskunden, für die die Energieeffizienz wichtiger ist als der Preis. Ob Intel da mithalten kann wird sich erst noch zeigen.

 

[BAR86]

Ich hätte damals schwören können, dass Intel ihren extrem ambitionierten Node Plan nicht ansatzweise halten können wird... aber mit 18A in Serienproduktion sind die maximal 1 Jahr hinterm 2021 angekündigtem Zeitplan?

Extrem beeindruckend.

Und während Server CPUs den Herstellern aus den Händen gerissen werden wird Intel kaum untergehen, selbst falls die nicht so viele FAB Kunden finden wie gehofft.

Ja.
Jein.
Optimistisch gesehen: ja, man ist nicht weit weg von den Plänen.
Pessimistisch gesehen: weder wissen wir, ob der aktuelle 18A Prozess den Metriken entspricht, die man damals geplant hat und wenn man die Pläne von vor 15 Jahren ansieht ist man trotzdem weit daneben.

Damals hieß es
2011-32nm Produkte SANDY (Tick)
2012- 22nm IVY (Tock)
2013- 22nm Hardwell
2014- 14nm Broadwell (kam 2015, dafür mit extra Cache)
2015- 14nm Skylake
2016-Cannon Lake- und wir wissen wie das gelaufen ist: 10nm...später 10nm+, ++(super Fin) und +++(enhanced super Fin) AKA Intel 7.
2017 10nm Ice Lake
2018- 7nm (das was wir heute als Intel 3/4 kennen, nicht zu verwechseln mit Intel 7) Tiger Lake

 

[CDLABSRadonP...]

Intel lässt es sich nicht nehmen, im Rahmen der Quartalszahlen von ASML sogar ein eigenes Statement abzugeben. Demnach werden ausgewählte Intel-18A-Chips der Panther-Lake-Serie in einigen Lagen nun bereits mit High-NA-EUV belichtet, genauer gesagt nutzt Intel sie „to produce a subset of its Intel Core Ultra Series 3 processors“. Die Ausbeute (Yield) liegt auf einem vergleichbaren Niveau wie bei Low-EUV-Belichtern.

Nur welche ausgewählten Chips? Es gibt doch nur zwei 18A-CCDs, da wirkt die Wortwahl sehr speziell.
Oder werden die CCDs möglicherweise sowohl als Variante mit HighNA-Lagen als auch ohne gefertigt und wandern in unterschiedliche SKUs? Und falls ja, wie könnte man diese erkennen?

 

[Icke-ffm]

Was erhofft sich Intel eigentlich von High-NA?

einen Fertigungsvorteil, die Frage ist halt zu welchen kosten.

Für Intel bedeutet es, sie sammeln schneller Erfahrungen mit zukünftiger Technologie, wovon sie sich mittelfristig einen Vorteil gegenüber der Konkurrenz erhoffen.

den vorteil haben sie Aktuell ja schon, denn es brucht weniger schritte, ob er denn bestehen bleibt hängt wohl von den Yields ab und was TSMC noch aus low NA rausholen kann, bzw auch an Intel wie schnell Sie die Transistor anzahl je mm2 steigern können denn da liegen sie aktuell knapp 1/3 zurück und da nutzen dann auch die wenigeren schritte am ende nur noch wenig, denn ein Wafer Kostet x und es macht eben einen entscheidenen Unterschied ob man auf 100mm2 31,3Mrd. oder eben nur 23,8Mrd. Transistoren unterbringen kann.

 

[bensen]

Oder werden die CCDs möglicherweise sowohl als Variante mit HighNA-Lagen als auch ohne gefertigt und wandern in unterschiedliche SKUs?

Ja natürlich. Das sind Testchargen aus der R&D Fab.
Bis zur Massenfertigung dauerts noch. Die haben ja auch gar nicht die nötige Kapazität.

 

[BAR86]

@bensen Jap genau das ist er das Problem: ich weiß nicht wie viele High NA Scanner man benötigt für die Serienfertigung, aber Intel hat davon noch zu wenig und "lernt" mit diesen Mal umzugehen bis man genug hat. Offenbar hat Intel davon 2 bis maximal 3.
Dabei ist allerdings für mich als Laie schon Mal kein schlechtes Zeichen, dass man schon aktiv damit Serienprodukte teils mit fertigt und nicht nur irgendwelche kleinst-Chips.

Zwar sind die Scanner nur einer von vielen Bausteinen für zukünftige Prozesse, aber ohne geht's halt nicht gut.
Und da hilft es auch nicht, dass TSMC 5x so viele Fabs hat wie Intel, diese zukünftigen Prozesse haben dann auch nur das Volumen das mit der Anzahl an Scannern möglich ist. Sprich für Prozesse die zwingend High NA benötigenb(wohl erst in einigen Jahren), hat der Fertiger den Vorteil, der die meisten Scanner hat (vorausgesetzt es sind auch sonst die notwendigen Fabs/Strukturen vorhanden)