@mmdj Es geht überhaupt nicht um den
Anschaffungspreis der Maschinen, sondern den hochgradig kostspieligen Einsatz
in der Produktiv-Fertigung für High-NA. Allein der Fakt, daß TSMC schon etliche High-NA-Maschinen besitzt, sollte schon genügen, um zu erklären, weswegen man vom Einsatz absieht.
Die Belichtungsmaschinen à 380–420 Millionen pro Stück sind die sprichwörtlichen Erdnüsse für TSMC.
Das Problem ist, daß die
Fertigung in High-NA um ein vielfaches teurer ist als traditionelle Low-NA-Fertigung.
Was ASML und Intel halt immer wieder gern verschweigen (wenn sie die High-NA Nebelkerze schwenken), ist das selbst schon einfaches High-NA EUV Single-Patterning selbst gegenüber Low-NA EUV Douple-Patterning eben auch deutlich
teurer ist v
Sowas fällt dann bei Intel gern schnell unter den Tisch und dürfte dazu führen, daß sie sich selbst finanziell strangulieren, vor allem bei den bereits angehäuften Schuldenbergen und geringen Gewinnen dank outsourcing.
Man sollte auch nicht vergessen, daß HighNA auch ein kleineres Reticle-Limit besitzt. Sprich die maximale Größe eines zu belichtenden Dies schrumpft um den Faktor der NA und damit der Durchsatz massiv.
ASML will halt auch nur verkaufen, tut sich aber seit Jahren sichtlich schwer eine Folge-Generation an Maschinen an den Mann zu bringen, wenn diese nicht nur schon deutlich teurer in der Anschaffung allein sein, sondern auch noch der Einsatz um Faktoren teurer in der Praxis ist …
Fernab dessen, sollte man auch gewahr sein, daß wie immer es Intel Richtung Erfahrungsgewinn darstellt, TSMC, Samsung und Andere wie Micron, SkHynix bereits erst
die schwere Geburt der ersten EUVL-Systeme und danach die reguläre Nutzung im praktischen Einsatz erlebt und seit Jahren erfolgreich benutzt haben und somit gerade TSMC trotzdem noch einen extremen
etliche Jahre währenden Vorsprung bei Allem Richtung EUVL besitzen.
Intel ist halt nach dem 10nm Fiasko notgedrungen und besonders medienwirksam auf den High-NA Zug aufgesprungen, um die Öffentlichkeit in die Irre zu führen, man habe einen Joker in Santa Clara. Mitnichten!
Nein hat Intel nicht. Intel versucht bloß seit Jahren, den Mangel an EUVL-Kompetenz durch den Einsatz von High-NA zu kompensieren. Ein Trugschluß, der nach hinten los gehen wird, weil dadurch Intel zwar
theoretisch und auf dem Papier führend werden
könnte (kleinere Node), sich dadurch aber selbst dem Bankrott ausliefert — TSMC kann kleinere Fertigungsgrößen mit dem selben alten Equipment erreichen.
Wir erleben somit praktisch eine Wiederholung der DUVL/EUVL-Misere von damals …
