Warum sind Coffe Lake und Skylake-x von der Die-Größe so unterschiedlich.

[motul300]

Guten Morgen,

kann mir jemand die Gründe nennen warum z.B. der 8700K nur eine Die-Größe von nur 149mm² hat obwohl noch etwa ein Drittel für die IGP drauf geht? https://en.wikichip.org/wiki/intel/core_i7/i7-8700k
Während ein Skylake-X 10-Kerner schon mehr als doppelt so groß ist ohne IPG.
https://www.anandtech.com/show/1155...-core-i9-7900x-i7-7820x-and-i7-7800x-tested/6

Was genau sorgt bei Skylake-X dafür dass die Die-Fläche so viel größer ist?
Liegt das an den zusätzlichen Features der "HEDT" Plattform? und wenn ja warum ist dass dann bei AMD nicht der Fall?

 

[nitech]

Die Skylake-X sind, soweit ich weiß eigentlich Server (Xeon) Cpus die sie auf Consumer gelabelt haben. So dürfte z.b. das Quadchannel Interface einiges an Chipfläche ausmachen.
mfg

 

[Steini1990]

Größeres Speicherinterface und mehr PCI-Express Lanes brauchen auch Platz. Außerdem ist die Kommunikation zwischen den Kernen bei Skylake-X anders gelöst als bei allen anderen Consumer-CPUs von Intel.

 

[h00bi]

Zudem hat Skylake X (soweit ich weiß) mehr Cache, mehr PCIe Lanes und ein Hexa-Channel RAM Interface, von dem aber nur 4 Channels verwendet werden.
Zudem verbraucht die Core-Kommunikation Platz und zwingt Intel zu bestimmten Anordnungen der Cores:
https://www.anandtech.com/show/1155...-core-i9-7900x-i7-7820x-and-i7-7800x-tested/5

In deinem Anandtech Link geht Ian ja auch auf das 3x4 Design des 10 Kerners ein.

 

[motul300]

So habe ich mir das auch erklärt aber warum ist das dann bei AMD wie z.B. bei Threadripper nicht der Fall. Dort wird ja einfach ein zweiter Zeppelin-Die "verklebt" und über die Infinity Fabric verbunden. Und dort hat man dann ja auch mehr PCI-E Lanes und auch Quadchannel.


@h00bi
Du hast recht es düfte vor allem am Cache liegen da hat Skylake-X erheblich mehr L2

 

[Jasmin83]

hm lass uns mal nachdenken, wie lange es Intel EE CPUs gibt, im Core i Design. - Seit Sockel 2011, also wie der Name schon sagt, seit 2011. Und wie lange gibt es AMD TR schon? 1 Jahr? Da liegen dann auch mal eben 6 Jahre entwicklung (von release bis release). Außerdem ist die AMD architektur eine völlig andere, als die von Intel, da zu vergleichen ist sehr mühsam.

 

[the_nobs]

Der größte Cannon lake hat 12 MB 2nd Level Cache
der größte Skylake X hat 18 mb l2 + 25 mb L3 also faktisch 3 mal soviel
weiters hat der die 18 Cores wo je nach Modell mehr oder weniger deaktiviert sind
beim Cannon Lake hat der Die aber nur 6 Cores (weil das schon der vollausbau ist)

Und dannn kommt noch die zusätzliche Anbindungen, PCIe Channels usw. dazu, was auch alles Platz braucht.

 

[motul300]

Könnte es auch daran liegen, dass die Infinty Fabric die auf dem Zeppelin DIE liegt garnicht verwendet wird (bei den Desktop-CPUs)? Zumindest der Teil der nicht für Kommunikation der CCX verantwortlich ist? Somit vergrößert der die IF den Desktop-CPU-Die unnötig nur weil AMD alles aus einer Maske holen möchte.

 

[Qarrr³]

Sind vermutlich die AVX512 Einheiten auf dem Skylake X. Speicherinterface, Mesh und Cache brauchen nicht ganz so viel Platz. Das ist ziemlich sicher auch der Grund, warum AVX512 erst in den 10nm Intel CPUs für Consumer verbaut werden.

 

[Iscaran]

Ich denke das liegt daran dass es sich um teildeaktivierte bzw. Ausschuss der "server" CPUs handelt:
http://www.agner.org/optimize/blog/read.php?i=962

"There are 3 kinds of "Skylake Server" dies: LCC (10-core), HCC (18-core) and XCC (28-core)."

"Sorry, I'll clarify that when I said "Skylake X", I mean specifically the desktop Core i7 78--X and Core i9 79--X(E) models. All of them have the port5 FMA. The only SKUs with the disabled port5 FMA are a subset of the Xeons.The <= 10 core models (7800X, 7820X, and 7900X) all use the LCC die. All the 12-18 core models (7920X - 7980XE) use the HCC die. This has been confirmed by numerous people in the overclocking community. Since the Skylake X SKUs are all overclockable, many people in the overclocking community delid them (remove the IHS) to improve the thermal conductivity when overclocking. In doing so, they can see the physical size of the die. So they know which die it is."

Coffee Lake sind hingegen "aufgepumpte" Kaby Lakes...(4C => 6C)

 

[Qarrr³]

. Ich denke das liegt daran dass es sich um teildeaktivierte bzw. Ausschuss der "server" CPUs handelt:

Es geht um die Frage, warum sind die LCC dies unverhältnismäßig viel größer als die Coffee Lake dies, obwohl diese nur 2/3 mehr Kerne beherbergen?

 

[Iscaran]

Naja CFL hat 6 Kerne...

LCC hat 10 Kerne...das ist schon mal fast 50% mehr. Dazu Quadchannel und ECC zeug...(deutlich) mehr Cache.

+Anand schreibt sogar selbst - das man im DieShot offenbar große "Rest"-Strukturen des 18C-Designs (HCC) sieht. Offenbar wuden die 12Cs LCC aus dem 18C HCC die heraus "entwickelt" durch entfernen der Kerne, aber den Rest hat man quasi nicht angetastet.

CFL 149mm^2
LCC 322mm^2

Wenn ich mal grob überschlage 149/6=25mm^2 pro Kern (inkl. cache)
*10 für LCC = 250mm^2 "nur" Kerne (mit CFL sized cache)...dazu kommt eben der extra Cache 25% mehr als bei CFL +Quadchannel .

 

[Qarrr³]

Beim CFL ist aber eben noch die GPU mit drauf. 30% dafür und wir haben 100mm² für den Rest. Aber wie gesagt, avx512 braucht viel Platz. Dafür gibt es bei gleichem Takt auch 20% mehr Leistung.