DonConto schrieb:
Hab ich auch gelesen. Ist mir irgendwie ein Rätsel wieso sie zuerst den Mainstream Markt mit 22nm versorgen und nicht den High-End Markt.
Das ist eigentlich ganz logisch. Zuerst wird der Markt mit dem größten Volumen bedient. Der Sandy-Bridge-E wird nur einen Bruchteil der Gesamtstückzahl ausmachen. Zudem ist hier die Marge viel höher, so dass die Fertigungskosten nicht so stark ins Gewicht fallen.
OJK schrieb:
Wäre schön, wenn der idle-Verbrauch durch die kleinere Fertigungsstruktur sinken würde, aber dazu ist wohl noch nichts bekannt?
Naja der Idle-Stromverbrauch ist ja schon sehr weit unten, da verbraten andere Komponenten wohl mehr als die CPU. Durch nen Shrink sinkt hauptsächlich der Last-Verbrauch.
LinuxMcBook schrieb:
Naja die PCIe Laneanzahl der Plattform bleibt weiterhin mager...
Ist die denn bekannt? Auf den Folien stehen nur die Lanes der CPU.
mensch183 schrieb:
Wenn die Boardhersteller vernünftig damit umgehen würden, käme man mit 8 ganz gut hin.
Naja, imho sind das doch etwas wenig. 10 wären besser.
Dazu kommt noch, was du schon angesprochen hast, dass eine für die dämliche PCI-Bridge verschwendet wird, verzichtet ja kein Hersteller drauf.
Ansonsten wird auch immer nen USB 3.0-Controller verbaut, was imho auch richtig so ist.
Es gibt zwar Boards mit 2x x16(8) und x4 Slot, dann teilen aber die x1 Slots sich die Lanes mit dem x4 Slot.
Mein Wunschboard hätte einen x16 Slot, einen x4 und 2 x1 Slots und großzügig Platz unter dem X16 Slot. Dazu kommen dan 2 USB 3.0-Controller (intern/extern) und evtl. noch nen SATA-Controller für eSATA. Da sind wir dann bei 9 Lanes.
Aber da der P7x ja USB 3.0 schon drin hat, reichen dann vll. wieder 8 Lanes für ne Mainstreamplattform aus.
Bis dann alle verzweifelt versuchen Lanes für den Lightpeak-Controller aufzutreiben.