Samsung kündigt ersten 40-nm-Speicherchip an

Christoph Becker
27 Kommentare

Samsung Electronics gab bereits am 11. September die Entwicklung des industrieweit ersten 40-nm-Memories bekannt. Der neue NAND-Flash-Speicher verfügt über ein Speichervolumen von 32 GBit und basiert als erster Speicherchip auf einer „CTF“-Architektur (Charge Trap Flash).

Bei dem neuen, auf der CTF-Architektur basierenden NAND-Flash-Memory konnte Samsung das Rauschen zwischen den einzelnen Speicherzellen laut eigenen Angaben wesentlich reduzieren und somit eine höhere Zuverlässigkeit erreichen. Die einfache Struktur des neuen 40-nm-NAND-Flash-Memories ermöglicht darüber hinaus eine bessere Skalierbarkeit und somit die Herstellung künftiger Speicher mit 30 und sogar 20 nm, so das Unternehmen in einer Pressemitteilung.

Bei den neuen 32-GBit-Speichern benötigt das Control-Gate der CTF-Architektur gegenüber dem herkömmlichen Control-Gate einer typischen Floating-Gate-Struktur lediglich 20 Prozent der sonst üblichen Fläche. Die CTF-Architektur kommt ohne Floating-Gate aus. Statt dessen werden die Daten temporär in einer „Holding Chamber“ des nicht leitenden Layers des Flash-Memories gespeichert, die aus SiN (Silizium-Nitrid) besteht. Daraus resultieren laut Samsung eine höhere Zuverlässigkeit sowie bessere Möglichkeiten zur Steuerung des Speicherstromes.

Samsungs 32-GBit-NAND-Flash-Memory kann in Speicherkarten mit Kapazitäten von bis zu 64 GByte verwendet werden. Ermöglicht wird das CTF-Design mit einer „TANOS“-Struktur. Diese besteht aus „Tantal“ (Metall), „Aluminumoxid“ („High k“-Material), „Nitrid“, „Oxid“ und „Silizium“. Der Einsatz einer TANOS-Struktur ist die erste Anwendung eines Metall-Layers in Verbindung mit einem „High k“-Material zur Herstellung von NAND-Speichern.