News Acht-Kern-„Bulldozer“ mit 16 MB Gesamt-Cache?

[nowar]

Oder 8 Module 16 Threads.

Vielleicht will sich AMD den AM4 Name für DDR4 freihalten. Auch bekommt man jetzt schon 6x SATA III bei AMD im Chip integriert. Bei Intel wird selbst die Sandy Plattform das nicht bekommen. USB 3.0 wird es bei Intel die ja im USB Gremium sitzen nicht nativ geben mit Sandy. Intel hat dies schon gesagt. USB 3.0 wird über einen Zusatzchip realisiert. Bei AMD wird es auch so sein, allerdings wurde da noch keine Aussage darüber getroffen. Da ja Bulldozer etwas später kommt, könnte es vielleicht doch noch sein. Allerdings verstehe ich nicht, was so besonders an einer integrierten USB 3.0 Lösung sein soll? Was versprechen sich die Leute davon, weil es pausenlos erwähnt wird?

 

[Jocotty]

Die könnten doch gleich AM4 rausbringen. Ein neues Mainboard müsste ich mir eh dann dafür kaufen, dann ist gleich Sata 3 und USB 3.0 vorhanden. ^^

Könnten sie, ich vermute aber mal sie wollten die Kompatiblität mit den AM3 Prozessoren damit zum Ausdruck bringen.

 

[LoRDxRaVeN]

Dank gruffi wurde ja schon fast alles richtig gestellt. Ist immer ganz lustig zu beobachten: Man liest die Posts - falsch, falsch falsch - 5 Posts weiter unten wird alles von gruffi korrigiert. Schön

@habichtfreak: 4 Kerne, 8 Module, 8 Threads, 8MB L2 Cache (2MB pro Kern shared) und 8MB L3 shared.

Entweder hast du da jetzt was falsch verstanden oder dich nur vertippt. 4 Module haben 8 (Integer-)Kerne und nicht umgekehrt!

danke, das wollte ich wissen. gehe ich richtig in der annahme, dass es bei amd also in zukunft nicht wie bei intel cpus mit ht heißt (zb. 4 kerne / 8 threats), sondern 8 kerne / 8 threats.

Man kann sich im Moment dadurch behelfen, indem man (wie eben oben schon geschrieben) sie nicht "8 Kerne / 8 Threads" nennt, sondern 8 Integer-Kerne. Falsch ist deine Variante zwar nicht, aber sie kann "missinterpretiert" werden (wie z.B. eben schon mit der Aussage "es sind ja gar keine echten 8 Kerne").

LG

 

[Lazo53]

AMD geht sozusagen fast den gleichen weg wie Intel mit den CoreDuo Prozessoren.
Intel hatte bei den CoreDuo 2 Kerne mit einem L2 Cache geschallten.
Bei AMD ist es fast das Gleiche Prinzip nur das es keine 2 Kerne sind sondern
2 Module die = 1 Kern ergeben!

Einfache Rechen Aufgabe:

1 Modul = 1 Thread
2 Module = 2 Thread´s = 1 Kern = 2 MB L2 Cache
4 Module = 4 Therad´s = 2 Kerne = 4 MB L2 Cache
8 Module = 8 Thread´s = 4 Kerne = 8 MB L2 Cache
________________________________________
Das ganze mit einem 8 MB L3 Cache = 16 MB Cache

 

[gruffi]

Nochmal, LoRDxRaVeN hatte ja schon drauf hingewiesen, 1 Modul = 2 (Integer) Kerne, nicht umgekehrt.

1 Modul = 2 (Integer) Kerne + 2 MiB L2 = 2 Threads
2 Module = 4 (Integer) Kerne + 4 MiB L2 = 4 Threads
4 Module = 8 (Integer) Kerne + 8 MiB L2 = 8 Threads
...

Der C2D hatte zwar auch einen gemeinsamen L2 Cache für beide Kerne. Trotzdem unterscheidet er sich vom Design her grundlegend.

 

[Lazo53]

Deshalb sagte ich auch FAST.
Die haben sich nur die cache verteilung abgeschaut kann man sagen.
OK Sorry habe mir das Bild noch mal angeschaut.

 

[gruffi]

Die haben sich nur die cache verteilung abgeschaut kann man sagen.

Nicht wirklich.


C2D

dedizierter L1I pro Kern
dedizierter L1D pro Kern
shared L2 pro Die
kein L3


Bulldozer

shared L1I pro Modul
dedizierter L1D pro Kern
shared L2 pro Modul
shared L3 pro Die


Ist schon noch ein "klein wenig" anders. Hinzu kommt auch noch die Cache-Verwaltung. Der C2D war komplett inklusive. Bulldozer scheint ein Mix aus inklusive und exklusive zu werden.

 

[timo82]

Selten so was dämliches gelesen.
Genauso Sinnfrei wie vor 4 Jahren als die erste Zweikerner aktuell wurden.
Klingt wie bei Ebay: "Dualcore CPU 2x3GHz = 6GHz" *lol* ist Klar.
Zwei Autos, jedes fährt 100Km/h, aber zusammen fahren se 200....*gröhl*
Selten das ich hier was schreibe, aber solange solch geistiger Dünnpfiff abgesondert wird, wird sich dies auch nicht ändern.
Gruß in die Nacht
Snake

Und ich hab selten sowas unfreundliches gelesen.
Mit den ersten Zweikernenr war es doch das Gleiche, wie jetzt. Die Teile stellten einen Fotschritt dar, waren aber erstmals viel zu teuer.

2x3GHz bringen bestimmt mehr als 1x3GHz und mit 2 Autos, die 100 Km/h fahren bekommst du 10 Leute schneller ans Ziel, als mit einem Auto, was 100 fährt.
Kannst ja mal drüber nachdenken.

 

[Antimon]

wieso so wenig? kann man heute nicht mal 128MB Cache machen? USB Sticks sind schon bei >64GB

Und was willste mit so viel Cache im Prozessor? Der Cache soll Daten vorhalten die bearbeitet werden und nicht als Datenablage dienen, dafür nimmt man dann den RAM, die Platte oder eben den USB Stick

 

[nowar]

Ich verstehe nicht, warum hier einige immer wieder versuchen eine Parallele zur Intel Cache Verteilung suchen wollen. Dabei zeigen dann auch noch die Beiträge, dass wenig Hintergrundwissen vorhanden ist. Da wäre es doch angebrachter zu fragen ob man eine Parallele ziehen könnte und nicht einfach mal irgendwas hinschreiben und meinen, weil es bei Intel bla Cache gibt, muss es bei AMD auch so sein, oder noch mehr Cache geben usw. Das wirkt so unüberlegt und naiv.

 

[destructer]

Gibt es eigentlich einen Unterschied vom Aufbau des Cache ? Ich meine jetzt nicht wie sie genutzt werden sondern ehr dahingehend ob der Datendurchsatz allein durch die Anbindungsgeschwindigkeit geregelt wird oder ob man hier von verschiedenen Bauarten/Material spricht?

 

[gruffi]

Normalerweise hatten AMD und Intel bisher 6T SRAM Zellen für Cache genutzt. Bei Llano weiss man, dass er 8T SRAM nutzen wird. Vorteil, bei gleicher Performance verringert sich die Leistungsaufnahme. Nachteil, für die gleiche Kapazität brauchst du halt mehr Transistoren. Gut möglich, dass Bulldozer ebenfalls 8T SRAM Zellen nutzen wird. Bisher ist über solche Details allerdings noch nicht viel bekannt.

Was den Durchsatz betrifft, da kann ich dir nur die offiziellen Angaben zum Cache geben.

L1I: 64 KiB, 2-way
L1D: 16 KiB, way-predicted

2x 128-bit loads/cycle
1x 128-bit store/cycle
(pro Kern, full OoO)

L2: 2 MiB (?), 16-way

Weiteres hängt dann von Takt, Fetch/Prefetch, etc ab.

 

[MacroWelle]

Zunächst, wirklich überraschend wäre das nicht, die (gephotoshopten) Bilder ließen es zumindest möglich erscheinen, derartige Größenordnungen über die L2-Caches herzuleiten.

Was den großen L2-Cache betrifft, so würde ich argumentieren, dass es dort 1 MiB pro BD-Kern hat. Solche Werte hatten wir beim K8 schonmal, und Bulldozer wird schneller und effektiver rechnen, braucht also mehr Cache. Und falls Teile eines Moduls nix zu tun haben, kann der Rest den L2 trotzdem verwenden, das ging beim K8 nicht. Generell sieht man, wie AMD und Intel eindeutig unterschiedliche Strategien verfolgen, hier wird der L2 größer, da kleiner. Undifferenzierte Größenvergleiche sind also sinnlos, denn ein Bogenschütze hat auch mehr Pfeile als ein Langstreckenbomber

Die könnten doch gleich AM4 rausbringen. Ein neues Mainboard müsste ich mir eh dann dafür kaufen, dann ist gleich Sata 3 und USB 3.0 vorhanden. ^^

Und was hat jetzt SATA und USB mit AM3/4/whatever zu tun?

Die Frage ist doch: können alle 8 "Kerne" gleichzeitig zu 100% Leistung erbringen? Angeblich ja nicht, weil sich dann jeweils 2 pro Modul in die Quere kommen oder?

Interessantes Thema. Letztlich hast du nie 100% Skalierung, und jetzt kommt halt noch der potenzielle Reibungsverlust der Modul-Ebene dazu. Auf der anderen Seite muss man es mit der Konkurrenz pro Watt und Pro Chipfläche vergleichen (nicht: Anzahl der Kerne), und da steht AMD kompakt.
Ich sehe den Vorteil im Design. Also der Möglichkeit, wenn nötig "in die Breite" zu gehen und bei wenigen, anspruchsvollen Prozessen dagegen weniger Kerne mit breiterer FPU, mehr I/O, Takt und Cache laufen zu lassen. Oder mit anderen Worten: hypothetisch einen Integer-Kern pro Modul wegzulassen und dafür mehr Module zu machen wäre eine schlechte Idee.

 

[TNM]

Bin auf alle Fälle gespannt wie man das in Zukunft kategorisieren will/wird, hängt sicher auch von den ersten Tests ab.
Man wird ja eine Vergleichbarkeit herstellen wollen.

Ein AMD-Kern ist stärker als Intels HT aber schwächer als ein echter Kern.
Ein AMD-Modul ist stärker als ein Intel-Kern aber schwächer als 2 richtige Kerne.

Gibts da schon Kategorisierungen?

 

[bensen]

wieso so wenig? kann man heute nicht mal 128MB Cache machen? USB Sticks sind schon bei >64GB

Apfel-Birne?
Sollen die jetzt NAND-Flash als Cache nutzen? Da kannste gleich den Taschenrechner raus holen und selber rechnen.
1bit SRAM benötigt 6 Transistoren. 128 MB wären dann etwa 1 Mia. Transistoren. Damit hättest du knapp 300 mm² Die-Fläche. Entspricht dann etwa einen kompletten Gulftown (Intels 6 Kern CPU).

 

[gruffi]

Ein AMD-Kern ist stärker als Intels HT aber schwächer als ein echter Kern.
Ein AMD-Modul ist stärker als ein Intel-Kern aber schwächer als 2 richtige Kerne.

Das zweite kann man so stehen lassen. Davon geht man bisher aus. Also:

2 Threads: Intel SMT Kern < AMD CMT Modul < CMP Dual-Core

Das erste hingegen kann man nicht so pauschal sagen. Sowohl bei AMD als auch Intel gibt es gemeinsam genutzte Einheiten für Modul bzw SMT Kern, wie Cache, interne Puffer, usw. Und diese sind für 2 Threads dimensioniert. Läuft hingegen nur 1 Thread, stehen diese Ressourcen dem jeweiligen logischen Prozessor voll zur Verfügung. Ergebnis, die IPC steigt gegenüber einem "normal" dimensionierten Kern.

 

[LHC]

@gruffi
glaubst du 4 BD Module sind schneller als ein Gulftown, wenn man die 50% mehrleistung Magny Cours vs. Interlagos vergleicht, ist ein Orochi 50% schneller als ein Thuban, also bischen mehr wie ein Gulftown, mit mehr Takt bei den Desktop Modellen könnte AMD mit einem 6 Core Sandy Bridge locker mithalten, natürlich erstmal ohne die neuen Befehlserweiterungen, wenn nicht ist sogar BD bei integer über 50% schneller als K8 45nm Phenom2

 

[y33H@]

Es gibt aber keine 6C-SBs, sondern nur 4C/4T über 4C/8T bis (wahrscheinlich) 8T/16T.

 

[bensen]

https://pics.computerbase.de/2/9/2/7/5/1-1080.3357092441.jpg
Laut dieser Roadmap schon.

 

[y33H@]

Das einzige, was ich da mit dem gelb umrandeten "6-core" sehe, ist Dunnigton von 2008 [3x Wolfdale für Server].

Aber kein Sandy Bridge, das ist alles 2C, 4C oder 8C [und mehr].