News AMD Renoir-APU: Für Notebooks mit 15 bis 45 Watt und im Desktop auf AM4

[Maxminator]

Dass VEGA in 7nm in den APUs zufinden sein wird anstatt NAVI liegt wohl sehr wahrscheinlich an der Si-Maske und natürlich, dass man diese APU auch im Proffibereich anbieten möchte. Da ist VEGA z.B. auch bei APPLE freigegeben!

So eine Maske kostet bestimmt 300-500 Millionen?

Und APPLE als Kunde wäre goldwert für AMD!

 

[ghecko]

@Holt Das PCB, auf welches die Chiplets gelötet werden IST laut Definition ein Interposer. Aber gut, Halbleiterhersteller verwenden diesen Begriff scheinbar bevorzugt für Zwischensubstrate.

 

[Holt]

Das PCB, auf welches die Chiplets gelötet werden IST laut Definition ein Interposer.

So ein Unsinn, ein Interposer ist ein Halbleiter, informiere dich mal um nicht mehr so viel Fake News in die Welt zu setzen.

 

[ghecko]

Beruhige dich, DT.
https://www.thefreedictionary.com/interposer
Interposer ist kein Begriff den die Halbleiterindustrie erfunden hat. Das diese ihn mittlerweile nahezu ausschließlich für Zwischensubstrate aus Halbleitern verwendet habe ich mittlerweile auch gesehen.

 

[MIWA P3D]

B12 steht schon vermutlich für 12 Kerne ähnlich wie A10 APUs auch 10 "Kerne Hatte "
4 CPU Kerne
Und 6 GPU Kerne so.zumindest das AMD Marketing

 

[bensen]

Je größer der DIE, desto schlechter ist die Ausbeute pro Wafer. Intel kann ein Lied davon singen.

Ach ja? Dann sing mal los. Wie schlecht ist die Ausbeute? Und wir reden hier nicht von den 500 oder 800 mm2 Klopper sondern von etwa 200 mm2.
Ein Zen 2 Chiplet sind 74 mm2. Mit halben L3 Cache sind's noch ca 45 mm2. Das soll einen großen Unterschied bei der Yield machen? Da ist der Verschnitt durch mehr Dies wahrscheinlich schon größer.

Wenn man bereits ein CPU-Chiplet hat welches sich auf den Verbrauch trimmen lässt (ROME zeigt das dies geht) wäre AMD schön doof ihr Erfolgsrezept auf diese Weise zu torpedieren. Ganz zu schweigen vom Aufwand diesen Monolith zu entwickeln.

Da wird gar nicht torpediert. Man verliert etwas an Flexibilität, aber der geht in so großer Stückzahl über die Theke, dass sich ein neuer Die lohnt. Es kommt eh mindestens ein neuer Die dazu.

I/O und Vega GPU müssen für Renoir redesigned werden, hier macht eine Integration evtl noch Sinn. Obwohl es auch gute Argumente dagegen, also zu einem 3-Chip Design hin gibt.

Welche sind das?

Aber das CPU-Chiplet wird wohl als solches bestehen bleiben, denn nichts spricht für eine Integration.
Und noch mal: Ein Monolith ist weder signifikant Energiesparender noch günstiger zu fertigen.
Aber bis jemand den Chip ablichtet ist sowieso alles Spekulation.

Inter Die Kommunikation kostet immer wesentlich mehr Energie als Intra Die. Des weiteren wird das Package kleiner. Günstiger wird's nicht, aber dass 3 Dies billiger sind bezweifel ich.

 

[Tenferenzu]

Hätte mein E330 doch nur länger durchgehalten, dann könnte ich mich jetzt auf eine Zen2 APU freuen. Stattdessen musste ich mir 2017 ein E470 zulegen. i5 7200U

Einen schlechteren Zeitpunkt für ein neues Notebook gabs nicht.

Da bin ich foh, dass meine x230 immer noch gut laufen und ich und meine Freundin bis zum jetzigen Zeitpunkt durchgehalten haben. Zwar konnte Sie auch nicht auf Zen+ warten, jedoch ist der R5 2500u jetzt auch kein Schwächling.

Dann baue ich mit meinem R3 2200G ein Mini ITX auf, der dann bei meiner besseren Hälfte den letzten Intel im Haus ablöst.

Da warte ich noch auf RDNA aka Navi was wahrscheinlich erst mit der Einführung von DDR5 Speicher wirklich realisiert werden wird.

 

[jemandanders]

Wow, die bisherigen Gerüchte vermuteten "nur" einen 6 Kerner. Und nun sogar bis 10 oder 12 Kerne? Hola die Waldfee!
Oder für was soll B8, B10, B12 stehen? Wäre ja der Hammer.

Also in meinem Laptop steckt ein A10-5750m und der hat keine 10 Kerne. Traditionell gibt das bei AMD die Größe der Grafikeinheit an.

A4: 128 Streaming Processors
A6: 192 Streaming Processors
A8: 256 SPs
A10: 384 SPs
A12: 512 SPs

Ich könnte mir vorstellen das sie das Schema wieder aufnehmen. Es war auch wirklich brauchbar.

Klingt Logisch(er)
Puh, ich hab schon einen Schrecken bekommen.
Denn wenn das wirklich CPU-Kerne gewesen wären, hätte das eigentlich nur heißen können, das AMD einen (sehr) großen Sprung gemacht und direkt den Milan-Kern genommen hätte und direkt in 7+fertigen täte.
Die sind für ihre Verhältnisse zwar sportlich unterwegs, aber so sportlich?

 

[AncapDude]

Mal gespannt ob sie ne Alternative zum [8/9]750H werden, genau mein Beuteschema, wo Intel im Moment noch Platzhirsch ist.

 

[[wege]mini]

Angela Merkel herself ruft jeden Morgen bei euch an, diktiert die News, FAXT die Benchmark Tabellen durch

irgend wie könnte man daraus eine schöne karikatur machen....
"was macht ein clown im büro? faxen" steht drunter.


btt:

mal schauen wie sich "gcn 6.0 special edition" in 7nm schlägt. eiermaler rennen ja bei amd nicht (mehr) nur rum, das teil wird schon leistung haben.

45watt sind im notebook schon mal brauchbar als top produkt und lässt dann auch auf desktop modelle hoffen, die man 100+ watt prügeln kann.

dann wird das auch was mit "geschwindigkeit".

mfg

 

[jemandanders]

GCN ist ein kleines effizientzwunder im unteren leistungsbereich. Daher erstmal die kirche im Dorf lassen und dann schauen wir mal was hier kommt. Denn insbesondere für Profianwendumgen ist die Architektur super und hat massig rohleistung.
APUs mit richtig bums wären eine schöne Sache.

Und 8 Kerne sind ja jetzt quasi auch schon bestätigt. Und wenn ein 4 Kerner mit 15W hinkommt, dann könnte es vll ein niedrig taktender 12 Kerner vll in die 45W Klasse schaffen.

So ähnlich war das vor ~2 Monaten ein feuchter Traum von mir.
Eine APU mit 6+ Kernen und die Grafik mit Radeon Pro Support. Für Handwerk, (Aus)Bildung und kleine CAD Arbeitsplätze als Micro-Workstation Ideal und in jedem Fall konkurrenzlos.

Die Frage dürfte vor allem sein, ob die APU nun auf 7nm gehen sollen und ob das nächste I/O Die ebenfalls in 7nm kommen wird, denn während AMD die CPU CCX und GPUs schon in 7nm vorliegen hat, gibt es die I/O Funktionen ja bisher noch nicht für den 7nm Prozess. Aber wenn AMD im Notebooksegment Marktanteile gewinne will, dann muss die Effizienz stimmen, da die Leistung von mobilen CPUs vor allem durch ihre Leistungsaufnahme begrenzt wird.

Zumindest vorstellbar wäre auch ein I/O mit GloFos 12LP+ Prozess.

Derived from GF’s existing 12nm Leading Performance (12LP) platform, GF’s new 12LP+ provides either a 20% increase in performance or a 40% reduction in power requirements over the base 12LP platform, plus a 15% improvement in logic area scaling.

 

[Oberst08]

Wenn sowieso ein neuer Chip entwickelt werden muss, dann kann man auch gleichen einen mit GPU, CPU und den I/O Funktionen entwickeln und hinterher die APUs günstiger und Energiesparender bauen, die zwei Dies auf einer Platine zu verbauen kostet mehr und braucht für die Kommunikation mehr Strom. Ein Chiplet Design macht nur Sinn, wenn man dies mit den aktuellen Dies bauen kann, ohne ein neues Design entwickeln zu müssen. Der aktuelle I/O Chip dürfte aber weder die Videoausgabe erlauben noch von der Leistungsaufnahme eher zu solchen APUs passen.

Lisa Su hatte sich dazu doch schon mal schwammig geäußert. Ich hatte das so verstanden, dass man das CPU Chiplet mit einem neuen, speziell für Mobile entwickelten IO DIE kombinieren wird. Der beinhaltet dann auch die Vega IGP. Spätere APUs (vielleicht die 5k Generation?) sollen dann wohl ein extra Chiplet für die IGP bekommen, um hier noch flexibler zu sein. Der Vorteil für AMD wäre, dass man das CPU Chiplet ja schon fertig hat, man muss nur noch den IO Die entwerfen. Das spart Entwicklungskosten gegenüber einem Monolithen.
Der IO Die ist dabei natürlich eine Herausforderung. Der muss ja vom Verbrauch massiv runter. Kann natürlich auch sein, dass ich das damals falsch verstanden hatte, mal schauen, was dann kommt.

 

[jemandanders]

@Oberst08
Hast du dazu evtl. noch ne Quelle, bzw einen Link?

 

[Raucherdackel!]

Also in meinem Laptop steckt ein A10-5750m und der hat keine 10 Kerne. Traditionell gibt das bei AMD die Größe der Grafikeinheit an.

A4: 128 Streaming Processors
A6: 192 Streaming Processors
A8: 256 SPs
A10: 384 SPs
A12: 512 SPs

Ich könnte mir vorstellen das sie das Schema wieder aufnehmen. Es war auch wirklich brauchbar.

Ja, ich denke auch dass es so sein wird.

Falls es Chiplet Design ist: Meine Vermutung geht sogar so weit, dass ein gänzlich neuer IO Die kommen wird. Der alte von ASmedia hat einen zu hohen idle verbrauch.

Ich denke aber es könnte auch ein anderes Chiplet Design kommen. Radikal anders. Und zwar auf Basis von Picasso, mit integrierter Grafik. Also 2 Kerne und Grafik, mit integriertem Single Channel SI, und IF Lanes nach außen um andere Chiplets zu connecten. Ab drei Chiplets führt man halt nur Dual Channel nach außen. Analog wie bei den Threadrippern.

Ergänzung (17. Oktober 2019)

Lisa Su hatte sich dazu doch schon mal schwammig geäußert. Ich hatte das so verstanden, dass man das CPU Chiplet mit einem neuen, speziell für Mobile entwickelten IO DIE kombinieren wird. Der beinhaltet dann auch die Vega IGP. Spätere APUs (vielleicht die 5k Generation?) sollen dann wohl ein extra Chiplet für die IGP bekommen, um hier noch flexibler zu sein. Der Vorteil für AMD wäre, dass man das CPU Chiplet ja schon fertig hat, man muss nur noch den IO Die entwerfen. Das spart Entwicklungskosten gegenüber einem Monolithen.
Der IO Die ist dabei natürlich eine Herausforderung. Der muss ja vom Verbrauch massiv runter. Kann natürlich auch sein, dass ich das damals falsch verstanden hatte, mal schauen, was dann kommt.

Nö, das ist die wahrscheinlichste Möglichkeit. So wird es auch kommen.

 

[Chismon]

Dann wird man bei AMD mit Renoir APUs noch deutlich vor Intels Tiger Lake Mobil-CPUs am Start sein, was man vermutlich mit der Vega GPU-Einheit wohl auch sein muss.

Danach dürften dann schon die Tiger Lake Mobil-CPUs kommen mit Intels neuer Xe Grafikeinheit/-architektur, gegen die dann AMD vermutlich mit Navi(RDNA1) per Renoir-APU-Nachfolger antreten dürfte, quasi Raja's neue Schöpfung gegen Raja's alte Schöpfung, das wird richtig spannend werden .

Wer kauft denn nach dieser Nachricht jetzt noch ein Surface 3 Laptop mit AMD Picasso APU, so gelungen diese auch sein mögen, wenn ein Surface 4 Laptop von Microsoft mit AMD Renoir APU evt. schon nächsten Sommer winkt?

 

[Gortha]

VEGA in 2K19.

Hat schon bei VEGA II nicht funktioniert.

Warum schmeißt man nicht direkt eine Bomben-APU auf den Markt mit NAVI?

Weil selbst mit dem neuen IMC von Zen2, die Speicherbandbreite einfach zu Gering ist.
Bei DDR3600 BusClocks 1:1 ist zhwar etwas mehr drinnen und auch mit 1:2 bei DDR4000+
aber für mehr als ne Vega GPU ist das trotzdem zu schmal.

 

[Stahlseele]

Kriegen wir auch eine Erläuterung des Kleingedruckten von * und ** ?

 

[aur0n]

hoffe, dass die Renoir APUs im ersten Quartal 2020 in Business Notebooks zu finden sind. Mein Arbeitsnotebook möchte durch ein kleineres 2in1 mit höherer Effizienz abgelöst werden ^^

 

[danyundsahne]

Pk

Klingt Logisch(er)
Puh, ich hab schon einen Schrecken bekommen.
Denn wenn das wirklich CPU-Kerne gewesen wären, hätte das eigentlich nur heißen können, das AMD einen (sehr) großen Sprung gemacht und direkt den Milan-Kern genommen hätte und direkt in 7+fertigen täte.
Die sind für ihre Verhältnisse zwar sportlich unterwegs, aber so sportlich?

Ok, mal abgesehen von der Bxx Bezeichnung...warum munkelt man dann von einem I/O Chip wenn ein CCX doch 8 Kerne hat und man nur einen I/O Die braucht wenn man mehr als 8 Kerne - z.B. 10 oder 12 - realisieren will? Oder lieg ich da falsch?

 

[bensen]

Weil selbst mit dem neuen IMC von Zen2, die Speicherbandbreite einfach zu Gering ist.
Bei DDR3600 BusClocks 1:1 ist zhwar etwas mehr drinnen und auch mit 1:2 bei DDR4000+
aber für mehr als ne Vega GPU ist das trotzdem zu schmal.

Mh? Navi braucht mehr Bandbreite als Vega? Wird ja wohl eher umgekehrt sein.
Eine Navi GPU bedeutet ja nicht, dass sie massiv schneller ist. Nur eben effizienter, in mehrerlei Hinsicht.

Ergänzung (17. Oktober 2019)

Pk
Ok, mal abgesehen von der Bxx Bezeichnung...warum munkelt man dann von einem I/O Chip wenn ein CCX doch 8 Kerne hat und man nur einen I/O Die braucht wenn man mehr als 8 Kerne - z.B. 10 oder 12 - realisieren will? Oder lieg ich da falsch?

Wieso braucht man unter 8 Kerne keinen IO-Die? Ist doch völlig unerheblich wie viele Kerne. Wenn ich die Chiplets nutzen will braucht ich den. Oder ich baue einen komplett neuen monolithischen Chip.
Btw: CCX ist nicht gleich Chiplet

Ergänzung (17. Oktober 2019)

Dass VEGA in 7nm in den APUs zufinden sein wird anstatt NAVI liegt wohl sehr wahrscheinlich an der Si-Maske und natürlich, dass man diese APU auch im Proffibereich anbieten möchte.

So eine Maske kostet bestimmt 300-500 Millionen?

Du brauchst eh neue Masken, völlig gleich welche GPU Archtektur du nutzt. Verstehe nicht ganz was du meinst.