News AMD Zen 6 auf AM5: Nicht nur Ryzen-9000-Platine mit 64-MB-BIOS fit für Zen 6?

[Griller2]

Ich denke Zen 6 kommt auch noch für mein altes Asus X670E. Das wäre noch ein krönender Abschluss für meine Plattform.

Dito. Hab auch das X670E TUF Gaming Plus + 7500F, der soll dann mal abgelöst werden. Aber im Moment wüste ich nicht das ein 9800x3d mir bringen würde.

 

[ETI1120]

Wieso? AMD kann doch schlicht hingehen und einen 9800X3D-Nachfolger zum Preis des 9800X3D anbieten, aber halt mit 48+96 MiB-Cache. Wenn sie psychologisch klug sein wollen, dann geben sie dem neun Kerne.Den 12-Kerner hingegen können sie ordentlich teuer verkaufen oder sich erst einmal ganz aufsparen und DIEs für Venice sammeln.

Das Problem an der Geschichte ist, wenn der Preis des 12 Kern X3D zu hoch wird, verkauft AMD nur die 9 Kerner. Ich würde zu Beginn wie bisher nur mit einer Variante rechnen.

Ist das ganze gemein? Ja klar. Aber es zeigt gut auf, wie viel Spielraum AMD hat. Und zu Anfang jeder der letzten Generationen hat AMD ordentlich abkassiert...
...da hat nix an der Marge geknabbert.

Der Launch von Zen 4 und AM5 war ein Desaster.

Und bei der Marge muss Du nur die Quartalsabschlüsse anschauen.

Genau. Halte es für sehr wahrscheinlich, dass Sir flächenmäßig deutlich entfernt vom RecticleLimit bleiben, aber jeweils eine Kantenlange ausreizen.

Das Reticle Limit ist 26 x 32 mm². Das würde mit 2 x 4 CCDs nur aufgehen wenn die CCDs maximal 8 mm hoch sind.

Ich kann mit nicht vorstellen dass die mit den Zen 6 dense CCD mit 32 Kernen nur 8 mm hoch sind. Außerdem wird ein Port zu wenig sein um 32 kerne anzuschließen

Hmm. Sehe sie als Übung für V-Cache Gen2.

AMD wird Strix Halo ja trotzdem los, gerade erst ist der 385er bei Framework umgehend lieferbar, der 395er nur mit 64 GiB. Sollte AMD im nächsten Jahr 192GiB freigeben, (dank RaptorLake ist ja jetzt bekannt, dass mit 96GiB an 128bit LPDDR5X geplant wird) dann werden sie auch weiterhin alles ab verkaufen.

Nur weil Framework die Version mit 128 GByte nur gegen Vorbestellung verkauft, heißt es noch lange nicht dass Strix Halo ausverkauft ist. Vor allem weil Framework die beiden Versionen mit weniger Speicher innerhalb von 5 Tagen liefern kann.

So lange Lenovo und Acer keine Variante mit Strix Halo liefern, denke ich nicht, dass es bei Strix Halo einen riesigen Absatz gibt.

Ergänzung (13. Oktober 2025)

Man sollte auch beachten, das man mit einem 8 Kerner die Preise für die restlichen Modelle nach oben drücken kann.

AMD kann die Preise festsetzen wie so wollen.
Wenn die Preise zu hoch sind kaufen nur wenige.

So ein Dusel wie AMD mit dem 9800X3D hatte, wird AMD nicht immer haben.

Ergänzung (13. Oktober 2025)

Aber dann musst ja keinen neuen Sockel bzw. eine neue Bezeichnung einführen sondern nur einen neuen Chipsatz der dies zwingend vorsieht und die Voraussetzungen in Verbindung mit entsprechender CPU garantiert...

Den selben Sockel nochmal anders zu benennen wäre unsinnig.

So wie Du schreibst genügt ein neues Label für Boards.

Ergänzung (13. Oktober 2025)

Wenn man die Verhältnisse beibehalten würde, käme man auf 24, 18, 12, 9.

Das mag für den Informatiker ungewohnt aussehen, ergibt aber meiner Meinung nach eine bessere Produktstaffelung durch gleichmäßigere Abstände.

Stimmt 24, 18, 12, 9 ist eine bessere Aufteilung. Ich habe 18 immer verworfen weil es 2 x 9 war. Aber da wir nicht wissen wieso AMD bei dem letzten Ryzen Generationen immer 2 Kerne deaktiviert hat können wir eben auch das deaktiveren von 3 Kernen nicht ausschließen.

 

[stefan92x]

können wir eben auch das deaktiveren von 3 Kernen nicht ausschließen.

Vor allem wenn wir bei Epyc schauen. Da gab es im Laufe der Jahre ja auch einige ungerade Konfigurationen, z.B.
9175F 16x1
9275F 8x3
9634 12x7

 

[ETI1120]

@stefan92x AMD verwendet nach eigener Aussage im 8 Kern CCX einen bi-directionalen Ringbus.
Ich denke in dieser Konfiguration ist es egal wie viele Kerne man deaktiert.

Die Frage ist was macht AMD bei den CCX mit 12 Kerne und mit 32 Kernen. Ein bi-directionaler Ring Bus wird dann wahrscheinlich bei 12 und ziemlich sicher bei 32 Kernen nicht mehr ausreichen.

Wenn ich ein bisschen phantasiere könnte ich mir folgendes vorstellen:

Ein hierarchischen Ring mit 2 Ebene. Die erste Ebene sind 3 bi-direktionale Ringbusse die jeweils 4 Kerne verbinden. Diese 3 Ringe der erste Ebene werden über einen Ring der zweiten Ebene mit jeweils 6 Bridge Router verbunden.

Bei einer solchen Organisation würde es sich eigentlich aufdrängen 3 Kerne zu deaktivieren

Inspiriert von

Aus Sam Naffziger et al. "Pioneering Chiplet Technology and Design for the AMD EPYC™ and Ryzen™ Processor Families" die Ring-Leiter-Topologie des Server IOD mit Latenzen.

 

[Alesis]

Vor 2027+ hätte ich als vor 2028 interpretiert...

Dez. 2027?

Von Zen 4 auf Zen 5 waren es 23 Monate. Die Abstände von einer Gen bis zur nächsten wurden immer länger. Von Zen 4 auf 5 war der längste Abstand bis dato.
Würdest du heute denken, Zen 6 kommt noch 2025? Oder 2026 im Januar? Oder von Zen 6 auf Zen 7 wird der Abstand geringer werden?

Ist es falsch heute zu behaupten, dass Zen 6 nicht vor April 2026 kommt? Es gibt ja die Spekulationen, dass DDR6 erst 2028 kommt und sicherlich nicht im Januar.

Irgendwie komisch dieses AM6 vor 2027+ aus heutiger Sicht.
Es gibt so viele Spekulationen, ich verliere den Überblick

Fakt soll 2nm sein für Zen 6. Aber Mai 2026 wäre wohl extrem sportlich. DDR6 soll nicht vor 2028. Von Zen 6 auf 7 würden man doch auch mindestens 22 Monate spekulieren.

@ETI1120
Sind deiner Bilder die langsame Heranführung auf psychedelische Drogen

 

[CDLABSRadonP...]

@stefan92x AMD verwendet nach eigener Aussage im 8 Kern CCX einen bi-directionalen Ringbus.
Ich denke in dieser Konfiguration ist es egal wie viele Kerne man deaktiert.

Die Frage ist was macht AMD bei den CCX mit 12 Kerne und mit 32 Kernen. Ein bi-directionaler Ring Bus wird dann wahrscheinlich bei 12 und ziemlich sicher bei 32 Kernen nicht mehr ausreichen. (...)

Leider konnte ich zumindest selbst damals bei Sandy Bridge den Ringbus nicht erkennen. Ansonsten hätte ich gesagt, dass ein Blick auf das Turin-Dense-CCD helfen könnte.

 

[ETI1120]

Auf den Die Shorts sieht man nur die Strukturen im Silizium. Da wären bestenfalls die Switches und Router zu erkennen.

Und bei mehr als 10 Metallisierungsebenen würde es auch nichts helfen wenn die noch da wäre. Man müsste schon die Ebene ansehen in der der Ringbus realisiert wurde

 

[stefan92x]

Man müsste schon die Ebene ansehen in der der Ringbus realisiert wurde

Wer sagt, dass der nur auf einer Ebene liegt?

 

[ETI1120]

@stefan92x Niemand aber am Mobil Phone schreibt es sich einfacher.

 

[Sennox]

Was ich mir aber vorstellen kann: Alte Mainboards können die neuen CPUs zwar aufnehmen, aber etwaige neue Features in Bezug auf USB4 etc. sind da halt dann nur eingeschränkt umsetzbar, für mehrfach schnellere USB-Sockel oder nativ schnelleres LAN braucht es dann doch ein neues Mainboard.

This!
Mein Board unterstützt z.B nur PCI-E 3, reicht zum Glück noch und USB 4 triggert mich jetzt nicht so sehr.
Hoffe auch bis AM7 ausharren zu können aber mal sehen😂

Ergänzung (14. Oktober 2025)

Was soll denn AM5+ sein: Entweder die Pins etc. sind dieselben und nur der Chipsatz ein anderer dann ist es einfach AM5 mit anderem Chipsatz oder die Pins ändern sich dann wird aber die Kompatibilität mit AM5 gefährdet?

Könnte ähnlich wie Damals mit AM3/AM3+ und AM2/AM2+ laufen