- Registriert
- Juli 2001
- Beiträge
- 4.590
Original erstellt von baal666
DISSKUTIERT MIT TATSACHEN NICHT MI...h hab auch ne GF und ne SBLive...keine Probs!
Folge dem Video um zu sehen, wie unsere Website als Web-App auf dem Startbildschirm installiert werden kann.
Anmerkung: Diese Funktion ist in einigen Browsern möglicherweise nicht verfügbar.
Original erstellt von baal666
DISSKUTIERT MIT TATSACHEN NICHT MI...h hab auch ne GF und ne SBLive...keine Probs!
Original erstellt von baal666
A) office lief schon unter 600mhz schnell genug...
B) dafür läuft mein p4 stabil und ohne sonstige probleme - hab auch keine probleme mit der geforce3 bzw. der sblive ... aber die hat auch kein amd-fan , gelle ?!
C) nebenbei mein p4 mit rd-ram hat ca. 300 dm mehr gekostet als ein athlon-system ( halt wegen dem speicher )
Original erstellt von baal666
http://www.heise.de/ct/01/21/218/
der p4 ist für meine bearbeitungszwecke :
video/audio bearbeitung 1a und dem athlon klar überlegen - in games kann der athlon dem p4 auch nicht davon ziehen ( siehe auch quake3 ! )
der athlon ist in jetzigen office-anwendungen deutlich flinker ! und , wer brauchts ?? office lief schon unter 600mhz schnell genug... dafür läuft mein p4 stabil und ohne sonstige probleme - hab auch keine probleme mit der geforce3 bzw. der sblive ... aber die hat auch kein amd-fan , gelle ?! möchte nur wissen woher diese hartnäckigen gerüchte kommen aber wahrscheinlich sind die alle zu blöd ihren rechner zu konfigurieren.. nebenbei mein p4 mit rd-ram hat ca. 300 dm mehr gekostet als ein athlon-system ( halt wegen dem speicher ) .. das gehäuse konnte ich selbst anpassen - also was solls
DISSKUTIERT MIT TATSACHEN NICHT MIT MODERNEN MYTHEN !!
so long und viel spaß ( nehmt nicht alles so bitterernst , das erinnert einen ja schon an selige amiga/atariST-zeiten )
Original erstellt von GRAKA0815
Fehler Nr. 1 – Kleiner L1 Daten Cache
Der Pentium 4 hat einen äußerst unterdimensionierten 8KB großen L1 Daten Cache. Das entspricht der Größe des L1 Caches zu Zeiten des 486, über 10 Jahre her. Es gibt halt Idioten die niemals etwas lernen. Der L1 Cache ist der wichtigste Speicher im gesamte Computer. Es ist der erste Speicher an den sich der Prozessor wendet, und mit dessen Zugriff der Prozessor die meiste Zeit verbringt. Zu Zeiten des 486 merkte Intel schnell, das 8 KB einfach zu wenig sind. Schnell verdoppelte man die Größe auf 16 KB, und später 32 KB, 16 KB für Code und 16 KB für Daten in der 6. Generation. AMD ging mit dem Athlon sogar ncoh einen Schritt weiter, und vervierfachte den L1 – Cache auf 128 KB (64 KB Daten und 64 KB Code)
Eine Rückkehr zu 8 KB ist einfach idiotisch. Klar, man spart sich ne Menge Transistoren auf dem Chip. Aber man verringert auch gleichzeitig die Performance für jedes verdammte Windows – Programm da draußen. 8 KB ist nicht besonders viel an Daten. Bei einer Auflösung von 1024x768 bei 32 Bit Farbtiefe, belegen 2 Zeilen bereits 8 KB. Eine Veränderung von mehr als 2 Zeilen gleichzeitig überfüllt den L1 – Cache des Pentium 4 bereits.
Fehler Nr. 2 – Kein L3 – Cache
Intel hatte ursprünglich einen 1 MB großen L3 – Cache für den Pentium 4 vorgesehen. Dieser Cache, ähnlich dem des Back-Side Cache des G4 oder dem großen L2-Cache beim orignial Pentium III XEON und Athlon, liefert noch einen weiteren sehr schnellen Speicher, und vermeidet Zugriffe auf den lansamen Hauptspeicher. Der L3 – Cache wurde beim veröffentlichten Pentium 4 komplett gestrichen. Wie ich bereits sagen, eine Idioten dort bei Intel lernen es wohl nie. Intel hätte es besser wissen müssen, durch ihre Erfahrungen mit dem ursprünglich veröffentlichten Celeron, der ja um seinen L2-Cache gebracht wurde. Bereits da hätte man bei Intel lernen müssen, das mal den Cache tunlichst NICHT weglassen sollte. Es scheint so, das man bei Intel sehr früh merkte das die 8 KB L1-Cache zuwenig sind, und plante dann eben als Ausgleich einen L3-Cache ein. Aber unter dem Druck der aufkam, und unter dem sich Intel gezwungen sah den Prozessor um wichtige Eigenschaften zu kürzen, wurde eben kurzerhand der L3-Cache eliminier
Fehler Nr. 3 – Der Decoder wurde verkrüppelt
Ein weiterer Schritt 10 Jahre zurück: Intel hat eine ziemlich idiotische Art gewählt, um sich dem Problem der U-V Paare und des 4-1-1 Limits vergangener Generationen anzunähern: Man entfernte ganz einfach die zusätzlichen Decoder, und kehrte zurück zu einem einzelnen. Und plötzlich kann nur noch eine Maschinencode – Instruktion pro Taktzyklus durchgeführt werden. Die Idee und der Gedanke der hinter dieser Idiotischen Logik steckt ist folgender: Der Trace – Cache macht die Decodierung der einzelnen Instruktionen jeden Taktzyklus überflüssig, da ja das Ergebnis des Decodierens abgelegt wird. Nur hat man da eine Kleinigkeit übersehen: Dies funktioniert ausschließlich, wenn der Code der grade ausgeführt wird bereits decodiert wurde, und auch noch im Trace – Cache liegt.
Jetzt kommt das große Aber... Wenn jetzt ein Teil vom Code aufgerufen wird, der NICHT im Trace – Cache decodiert liegt, muß der Prozessor bis auf den L2-Cache oder gar bis auf den Hauptspeicher zurückgreifen, um sich 64 Byte an Code zu holen. Dann muß der Prozessor diese 64 Byte übersetzen (=decodieren). Eine typische x86 – kompatible Instruktion hat eine Länge von 3 Byte, demnach entsprechen 64 Byte an Code 21 Maschinencode – Instruktionen. Angenommen, alle 64 Byte des Codes müssen ausgeführt werden.. wie lange dauert es jetzt bis der Pentium 4 diese 64 Byte übersetzt hat? Exact 21 Taktzyklen. Und wie lange dauert die Ausführung dieser 64 Byte an Code? Mehr als 21 Taktzyklen. Und jetzt erinnert euch mal an den Pentium III und den Athlon, und vergleicht es. Denn diese beiden benötigen für diesen Vorgang grade mal 7 – 11 Taktzyklen.
Fehler Nr. 4 – Der Durchsatz des Trace Cache ist zu gering
Wir haben mittlerweile schon rausgefunden, das der Decoder nur einen einzigen Wert einer Micro – Op im Trace Cache zwischenspeichern kann. Wenn man Intels Spezifikationen etwas weiterliest, kann man entdecken, das der Trace – Cache grade mal 3 Micro – Ops innerhalb eines Taktes an die Recheneinheiten weitergeben kann.
Der Trace – Cache gibt diese Micro – Ops weiter an den Prozessor-Kern, welcher sie dann in einer oder mehreren zuständigen Recheneinheiten ausführt. Intels's Pentium 4 Übersicht erwähnt, das der Pentium 4 Sieben solcher Recheneinheiten besitzt:
• Die zwei ALUs, die mit doppelter Geschwindigkeit laufen für einfach Addition und Subraktion.
• Eine ALU die mit normaler Geschwindigkeit läuft, und für Shift/Rotations zuständig ist. Einfach gesagt, eine ALU für komplexere Berechnungen.
• Eine Einheit um aus dem Speicher auszulesen
• Eine Einheit um in den Speicher zu schreiben
• Eine Floating Piont Move Unit, welche die Fähigkeit hat, im Speicher zu lesen und zu schreiben.
• Eine FPU die für Fließkommaberechnungen und MMX – Operationen zuständig ist.
Zusammen können diese Recheneinheitenen also 9 Micro – Ops pro Takt durchführen: 4 einfache Integer-Rechnungen, eine komlexe Integer-Rechnung, einen Lese- und einen Schreibvorgang im Speicher, eine Fließkommaberechnung und eine MMX – Operation.
Klingt ja eigentlich sehr nett und schnell. Dummerweise kann der Trace – Cache grade mal 3 Micro – Ops pro Takt zu den Recheneinheiten schicken. Während wir beim Pentium III die Sitation haben, das der Decoder die Recheneinheiten mit insgesamt 3 Instruktionen und 6 Micro – Ops (4-1-1) pro Takt füttern kann, wurde der Pentium 4 soweit verkrüppelt, das er grade mal eine Instruktion und Drei Micro-Ops mit einem Takt an die Recheneinheiten übermittlen kann.
Bei gut optimiertem Code, der dem 4-1-1 Prinzip folgt und somit sowohl auf dem Pentium III als auch auf dem Athlon optimal läuft, ist der Pentium 4 geradezu dazu verdammt bei gleicher Taktfrequenz langsamer zu laufen. Ich habe dies mit einigen Code – Sequenzen überprüft. Kein Wunder mehr, das der Athlon 900 den Pentium 4 in den Benchmarks schlägt.
Fehler Nr. 5 – Fehlerhafte Verteilung auf die Recheneinheiten
Dies ist eine direkte Folge des Fehlers Nr. 4, und zwar das die Aufteilung auf die Spezialgebiete der einzelnen Recheneinheiten absolut falsch erfolgt ist.
Überlegt doch mal mal... 5 von den 7 Recheneinheiten sind dazu da, mit den klassischen 8 Integer – Registern EAX EBX ECX EDX ESI EDI EBP ESP zusammenzuarbeiten. Mittlerweile ist auch klar, das der Pentium 4 enorme Probleme damit hat, nicht auf ihn optimierten Code auszuführen.
Intel's eigene Dokumente heben besonders die häufige Verwendung der neuen MMX – Registers hervor. Zwei 64- und zwei 128 Bit Register, die bereits in der 6. Generation eingeführt wurden. Trotzdem ist nur eine einzige Recheneinheit für MMX zuständig. Und wenn man noch bißchen weiterliest merkt man, das diese auch noch dazu nur eine Micro – Op jeden zweiten Takt annehmen kann. Das bedeutet also, in anderen Worten gesagt, der 1,5 Ghz Pentium 4 kann höchstens 750 Millionen Fließkommaberechnungen oder MMX – Operationen durchführen. Aber MMX ist doch grade eines der Dinge, auf die Intel so schwört!!!
Warum wird eine Funktion verkrüppelt, in die Intel so große Hoffnungen setzt?
In einem Anfall von Grenzdebilität hat Intel 3 Integereinheiten in den Kern gesteckt, wobei zwei von ihnen mit doppelter Geschwindigkeit laufen. Somit können die ALUs demnach 5 Micro – Ops pro Takt bearbeiten. Aber wir wissen bereits auch, das der Trace – Cache grade mal 3 Micro – Ops pro Takt an alle Recheneinheiten weitergeben kann. Somit muß also immer mindestens eine der Integereinheiten pro Takt pausieren. Es geht ja nicht mal, das die beiden mit doppelter Geschwindigkeit laufenden ALUs mit Micro – Ops gefüttert werden, das wären dann 4 Micro – Ops. Warum verschwendet Intel dann wertvolle Transistoren für eine Integereinheit die brach liegt, kürzt aber im gleichen Zuge eine dringendst benötigte FPU weg??????? Diese Aktion ist nicht mehr nur mit absoluter Grenzdebilität und Idiotie zu erklären...
SOVIEL ZUM THEMA TATSACHEN UND PENTIUM 4 (BUH)
Leider habe ich nicht mehr hier hinein bekommen.
Original erstellt von Quaker
Eins würde mich nun aber doch mal interessieren: Wenn der Pentium 4 solch ein verkrüppelter und mit Fehler geradezu überladener Prozessor ist, warum ist er dann so verflucht schnell?
Hmm.. der Abstand zwischen den AthlonXP1500+ und P4 2GHz ist schon etwas erheblicher als nur an den Fersen bleiben, keine Frage.Original erstellt von Quasar
Da muß ich dich aber wieder korrigieren:
1) hat der Lord nicht davon gesprochen, daß er den P4 schlägt, sondern ihm auf den Fersen bleibt...
Ich beruf mich bei meiner Aussage auf dieser Darstellung von THG.2) gibt es keinen 1,3GHz AMD, der einen Modellnamen trägt, nur den alten T-Bird. Und auch der neue 1500+ kann in den meisten Benchmarks gut mit dem alten 1400er mithalten und übertrifft ihn auch des öfteren....
Thunderbird? Du meinst wohl sicher den Palomino, Fehler verziehen . Hier noch mal das Bild, keine Ahnung was sich da THG zusammen spinnt. Aber gestern hat auch K&M-Elektronik fälschigerweise den AthlonXP1500+ als einen Athlon T-Bird 1.5GHz in ihrem Onlineshop deklariert, heute ist es korrigiert worden.3) gibt es gar keinen 1,5GHz AMD T-Bird, hier also keine Verwechslungsgefahr....
Hab ich jemals was anderes behauptet?4) Der AthlonXP kann sogar sehr gut mit dem P4 2GHz mithalten und in seiner höchsten Ausbaustufe übertrifft er ihn in der weitaus größten Mehrzahl der Tests
Eins würde mich nun aber doch mal interessieren: Wenn der Pentium 4 solch ein verkrüppelter und mit Fehler geradezu überladener Prozessor ist, warum ist er dann so verflucht schnell?
Original erstellt von Crazy_Bon
Thunderbird? Du meinst wohl sicher den Palomino, Fehler verziehen . Hier noch mal das Bild,
(Vorsicht beim Kauf, bei 1.5 und 1.53GHz ebenso(PR1800+)).