News Co-EMIB, Foveros und ODI: Intel spricht über neue Packaging-Technologien

RYZ3N

Community-Redakteur
Teammitglied
Dabei seit
Mai 2018
Beiträge
7.766

SaschaHa

Commander
Dabei seit
Nov. 2007
Beiträge
2.203
Das klingt zwar alles sehr beeindruckend, aber so klangen die Versprechungen zur 10nm-Fertigung anfangs auch. Intel wird also erst beweisen müssen, dass sie die Theorie auch tatsächlich in die Praxis umsetzen können.
 
J

Jojo_One

Gast
Intel schon wieder. Die sollen mal 10 nm erfolgreich ans Laufen bekommen bevor die über sowas reden. Aber reden ist ja bei Intel das einzigste was die hin bekommen.
 

der Unzensierte

Commander
Dabei seit
Juni 2009
Beiträge
2.524
Hohoho. Doch noch zur Besinnung gekommen, was?
https://www.computerbase.de/forum/threads/intel-vs-amd-intel-stichelt-weiter-gegen-zusammengeklebte-dies.1827170/page-2, #29
Das klingt zwar alles sehr beeindruckend, aber so klangen die Versprechungen zur 10nm-Fertigung anfangs auch. Intel wird also erst beweisen müssen, dass sie die Theorie auch tatsächlich in die Praxis umsetzen können.
Nochmal so ein Ding kann sich auch Intel sicher nicht leisten. Die werden schon liefern. Oder sich total lächerlich machen, aber das kann ja nächstes Jahr schon im GPU-Sektor passieren wenn sie den dritten Anlauf auch versemmeln.
 

itsBK201

Lt. Commander
Dabei seit
Apr. 2017
Beiträge
1.196
Würde mich nicht wundern wenn sie das auch in 14nm+++++ fertigen ^^

Aber mal schauen wie die Teile am Ende werden, klingt jedenfalls nicht verkehrt ^^
 

Benji18

Captain
Dabei seit
Jan. 2005
Beiträge
3.471

KarlKarolinger

Lieutenant
Dabei seit
Nov. 2008
Beiträge
535
Und wie wird die Wärme abgeführt, wenn über dem CPU-Die noch andere Chips sitzen? :confused_alt:
Hab ich mich auch gefragt. Meine erste Idee war: Es gibt dann keine "Backplate", auf der Rückseite sitzt dann der zweite Kühler. :D Die Gehäuse müssen dann halt doppelt so breit werden. ;)

Es klingt aber teilweise auch so, als würden nur bestimmte, spezielle Funktionen in eine zweite Schicht ausgelagert, eventuell Dinge, die weniger Abwärme erzeugen oder es kommt eine Wärme leitende Schicht dazwischen. Haben SSDs mit 3D NAND nicht auch 96 Layer und mehr ohne dass die Layer in der Mitte zerkochen?
 

Andybmf

Lt. Commander
Dabei seit
Juni 2014
Beiträge
1.405

iNFECTED_pHILZ

Commander
Dabei seit
Dez. 2008
Beiträge
2.360
und das hat jetzt was genau mit dieser news zu tun ?
Es war lächerlich, da sie mittelfristig auch anfangen werden CPU cluster zu bauen.

Aber was das mit dem Thema zu tun hat sehe ich auch nicht so recht. Stacking Im CPU Bereich wäre mal was neues und wenn es damit vorwärts geht, wieso nicht. Intel muss aber langsam mal liefern.
 

yummycandy

Commander
Dabei seit
März 2005
Beiträge
2.845

Termy

Lieutenant
Dabei seit
Mai 2007
Beiträge
794
War ich wohl zu langsam für die offensichtliche "Glued Together"-Lästerei :evillol:

Unabhängig davon klingt das ganze aber durchaus interessant und nach nem guten Weg, die Latenzen zwischen den Dies und scheinbar ja sogar auch die Fertigungskosten zu verringern. Was so ein bisschen Konkurrenz doch ausmachen kann, soviel Innovation gabs bei Intel die letzten 5 Jahre zusammengenommen nicht :lol:
 

Winder

Lt. Junior Grade
Dabei seit
Jan. 2004
Beiträge
436
Immer wird groß vom 3D Stapeln geschrieben.

Ich sehe aber nur Chiplets, die man auf einen aktiven Interposer lötet. Das sind gerade einmal 2 Lagen. Bei weitem nicht so spektakulär, wie es immer klingt, aber deutlich einfacher zu kühlen

Die 2 wirklich großen Neuerungen sind eher:
Man nutzt erstmals aktive anstatt passive Interposer.
Man kann mit Hilfe der EMIB Brücken mehrere Interposer untereinander verbinden.

Intel hat schon interessante Technologien, allerdings befürchte ich das dies hier nicht Ringbus kompatibel ist. Da bräuchte man eher etwas wie bei AMD. Dann ist bei Intel aber auch die Zeit der besseren Latenzen vorbei.
 

xexex

Admiral
Dabei seit
Jan. 2010
Beiträge
8.488
Und wie wird die Wärme abgeführt, wenn über dem CPU-Die noch andere Chips sitzen?
Vor allem im zweiten Video siehst du gut, wie sowas dann am Ende hergestellt wird. Es werden einzelne Dies auf ein Wafer gelötet, mit "irgendwas" ausgefüllt und dann wieder passend geschliffen. Diese Füllmittel sorgen dann auch dafür, dass sich Wärme ausbreiten kann und letztlich über einen Heatspreader und Kühler abgeführt werden kann.

Natürlich heizen sich einzelne Schichten gegenseitig auf, das passiert aber bei HBM oder SSDs auch schon seit Jahren.
799327


799330


Immer wird groß vom 3D Stapeln geschrieben. Ich sehe aber nur Chiplets, die man auf einen aktiven Interposer lötet
Mit 3d Packaging ist ja auch das erste Video gemeint, bei Desktops oder Servern macht eine solche Form von Packaging eher weniger Sinn. Hier geht es dann eher darum aus vielen kleinen Dies, mit unterschiedlichen Anwendungsbereichen und unterschiedlicher Fertigung einen Chip zu bauen.

AMD hat es ja mit Ryzen 3xxx und Rome wunderbar gezeigt, aber hier packt man halt keine 8 Chiplets auf eine CPU sondern 36.
 
Zuletzt bearbeitet:

Winder

Lt. Junior Grade
Dabei seit
Jan. 2004
Beiträge
436
Damit hier nicht der falsche Eindruck erweckt wird.
Ich sehe bei Intel bei weitem nicht so viele Lagen.

Um beim HBM Beispiel zu bleiben.
Dort hat man ein Base Die und darauf wird eine Lage Chips drauf gelötet. Die sind aber nicht gestapelt, sondern liegen nebeneinander auf dem Base Die. Damit ist die Wärmeabfuhr auch deutlich einfacher.
Beim Speicher ist das kein so großes Problem, da er viel weniger Wärme erzeugt.
 

yummycandy

Commander
Dabei seit
März 2005
Beiträge
2.845
Top