News Hersteller-Benchmarks: AMD Venice schlägt Nvidia Vera in eigener Testauswahl

[RedXon]

AMD selbst schreibt ja im PDF, welches die Testbedingungen beschreibt, dass diese "Benchmarks" nur synthetisch sind, da sie nicht direkt die Vera CPUs getestet haben, sondern von einem Uplift von Faktor 1.64 von Grace zu Vera ausgehen was aus einem Test von Phoronix hervorgeht.

Und nur davon sind diese Werte dann auch abhängig und sagen dann per Core folgende Aussage aus:

AMD EPYC “Venice” 64-core CPU is estimated to deliver a 27% performance-per-core advantage compared to the Vera 88-core processor. Even at a higher core count, the 96-core “Venice” CPU is projected to still deliver 11% higher performance-per-core than Vera 88-core processor for the power used by a single core.

Nur ist auch diese Aussage nicht ganz klar zu verstehen, da AMD noch keine TDP Werte von Venice veröffentlicht hat soweit ich weiss. Heisst also, alles was bekannt ist, ist dass Vera mit einer TDP von Maximal 450W für nur CPU operiert, memory und andere Komponente sind da noch nicht eingerechnet.

Auf ein Rack mit 100kW hochgerechnet scheint dies aber zumindest zu zeigen, dass die Varianten mit 64 Cores und 96 Cores eine ähliche TDP und Thermale Kapazität aufweisen und somit natürlich die Cores in der 64-Core Variante schneller laufen können, da mehr Watt per Core konsumiert werden können und auch die Wärme besser abgeleitet werden kann. Heisst im Endeffekt also nur:
Mit Venice könnte vermutlich also in einem Rack mit 100kW entweder weniger Cores als Vera eingesetzt werden, welche dann aber pro Core einen deutlichen per-Core Vorsprung haben, oder aber es können mehr Venice Cores eingesetzt werden mit weniger Vorsprung aber dann halt einer besseren Multi-Core Performance weil es mehr Cores sind (und diese offenbar immer noch etwas schneller sind als die Vera Cores).

Im Endeffekt heisst das aber nur wenig. Vor allem, für klassische, non-AI, Datacenter ist dies auch weniger interessant derzeit, da hier immer noch die meisten Workloads auf X86 laufen. Interessant ist ein IPC Uplift aber trotzdem immer, da es sich hier neben der Power und Thermal Thematik aber auch immer um Lizenzierungen dreht (Broadcom, Oracle, Red Hat etc.) welche in der Regel pro Core ist. Hier ist natürlich ein schnellerer Core, dafür aber weniger davon immer interessanter als viele kleine, dafür langsamere Cores.

 

[fox40phil]

Kommen den dieses Jahr noch neue Consumer CPUs?! Oder erst im Januar zur CES?

 

[Araska]

Kommen denn dieses Jahr noch neue Consumer CPUs?! Oder erst im Januar zur CES?

Wenn du von AMD sprichst:
Dieses Jahr: wohl nein.
Im Januar zur CES: möglicherweise.

 

[ETI1120]

Kommen den dieses Jahr noch neue Consumer CPUs

Zen 6 Ryzen wird nicht mehr für 2026 erwartet]

CPUs?! Oder erst im Januar zur CES?

Medusa Point würde ich zur CES erwarten. Beim Desktop wage ich keine Prognose, zu viele Unbekannte.

 

[Nagilum99]

Es ist in der Presse kaum verbreitet.

Was sich halt so (Fach)"presse" nennt.

 

[Icke-ffm]

Kommen den dieses Jahr noch neue Consumer CPUs?! Oder erst im Januar zur CES?

Wohl frühestens zur CES, wenn nicht noch später, wird sich wohl im Laufe des Jahres zeigen, ein denke ich guter Indikator ist wann der 2nm den von 3nm úberholt, bis dahin sollte der 5nm Umsatz deutlich gesunken sein

 

[Epistolarius]

Das nun damit auf Nvidias Cherry-Picked-Tests, ausgeführt durch Phoronix, reagiert wird, entbehrt dabei natürlich auch nicht einer gewissen Ironie.

Es als Herstellerbenchmark zu veröffentlichen, statt es als unabhängigen Benchmark von Phoronix versuchen durchgehen zu lassen macht schon einen großen Unterschied. Bei Herstellerbenchmarks ist immer von vorne herein klar, dass nur unabhängige Benchmarks von Drittanbietern das tatsächliche Bild zeigen.

 

[ETI1120]

Wohl frühestens zur CES, wenn nicht noch später, wird sich wohl im Laufe des Jahres zeigen, ein denke ich guter Indikator ist wann der 2nm den von 3nm úberholt, bis dahin sollte der 5nm Umsatz deutlich gesunken sein

Es wird sehr interessant sein zu sehen wie schnell 2 nm hochgefahren wird. Aber TSMC wird auch die Kapazität von 3 nm erweitern.

Es gibt ziemlich deutliche Hinweise darauf dass das Zen 6 Classic CCD mit N2P gefertigt wird. Wenn das zutrifft hängt es davon ab wann TSMC mit der HVM von N2P beginnt.

 

[Icke-ffm]

Es wird sehr interessant sein zu sehen wie schnell 2 nm hochgefahren wird. Aber TSMC wird auch die Kapazität von 3 nm erweitern.

Ja es wird 2nm hochgefahren und parallel wechselt Nvidia auf 3nm, sollten also beide ordentlich wachsen und mit dem Weggang von Nvidia müsste 5nm eigentlich dann abnehmen, die Frage ist halt wie schnell was wächst bez rückläufig ist, ich kann mir vorstellen das TSMC den 2nm Ausbau dem von 3nm beschleunigt. Apple, AMD (Instruct) und sicher noch einige andere werden auf 2nm wechseln kann mir vorstellen das ab Ende des Jahres +90% des 3nm Umsatzes nur noch Nvidia ist ob deren Wachstum aber das aller anderen topt ist dann die Frage

 

[fox40phil]

Danke für eure Antworten!

Dachte irgendwie, dass sie kommen sollen (Zen6 Desktop). Vermutlich habe ich mich vertan.

 

[stefan92x]

@fox40phil Das war halt lange die Erwartung, ist aber aktuell einfach relativ unklar.

 

[eastcoast_pete]

Deswegen heißt es schon lange beim Skat oder Doppelkopf-Spiel: Wer schreibt, bleibt 😁.

 

[Chismon]

"Das bedeutet nicht, dass die Werte falsch sind – das erlauben sich die Firmen nicht."

AUSSER INTEL

Nachweislich z.B. beim Vergleichstest Intel gegen AMD Ryzen 2700X (schlechterer RAM und schlechtere Kühlung), sowie beim 5GHz-28-Allcore-Servermonster (Extremoverclocking und Riesenkühlmonster hinter zugezogenem Vorhang).

Junge, Junge, geht es auch noch eine Nummer kleiner?

Du glaubst doch nicht ernsthaft, daß nVidia oder AMD, die viel tiefer in der geldverbrennenden KI Korruption/Blase stecken bzw. investiert sind als das von Dir angeprangerte (gehasste?) Intel aktuell, einen Deut besser (ethischer) unterwegs wären. Wie naiv und/oder ewiggestrig muss man denn sein?

Marketing ist oftmals Rosinenpickerei, egal von welchem Großkonzern und im Endeffekt geht es den Unternehmensführungen - oft besonders auffällig abgebildet durch deren CEOs - in erster Linie nur um Geld- und Machtzuwachs, so dass man sich als Verbraucher von Konzermarke(ti)n(g) idealer Weile nicht polarisieren und für dumm verkaufen lassen sollte.

Die "Unschuld vom Lande" sind alle diese US Konzerne nicht, sondern haben hier und da Dreck am stecken (mit leeren Versprechungen, bewusster Verbrauchertäuschung, usw.), es kommt nur darauf an wo und wie tief Du gräbst .

 

[Icke-ffm]

Und wenn AMD wirklich auf N2P gesetzt hat, von auszugehen ist, denn Design Regeln sind gleich und 5% mehr Leistung nur 2-4Quatale später nimmt man sicher gerne mit. Somit legt es wohl an TSMC, ab wann im 2Halbjahr er startet ob schon im July oder eben erste im Nov/Dez.
Wenn er im Jul/Aug. Schon startet könnte mit ganz viel glück doch noch CES werden

 

[ETI1120]

Danke für eure Antworten!

Dachte irgendwie, dass sie kommen sollen (Zen6 Desktop). Vermutlich habe ich mich vertan.

Es war eine wechselvolle Geschichte.

Es hieß schon sehr früh dass Zen 6 im Desktop Ende 2026 Anfang 2027 kommen soll. Die Begründung war, dass Zen 6 in N2P gefertigt werde.

Dann würde aber klar dass Venice Zu Beginn von H2 verfügbar sein muss wenn AMD Helios ausliefern lassen will. Es sind auch die ersten Benchmarks aufgetaucht, für Venice mit Dence Kerne und SP7.

Für den Desktop gab und gibt es immer noch nichts und auch nichts für Venice mit SP8 und Classic Kernen. Und damit wurde klar, dass der Launch von Venice nicht in Verbindung mit dem Desktop steht.

Parallel dazu kamen Statements dass der Desktop er 2027 kommt und dass das Dense CCD in N2 und das Classic CCD in N2P gefertigt würde.

Wir werden im Juli von TSMC erfahren, ob die HVM von N2P schon läuft und falls nicht grenzt es TSMC eventuell genauer ein.

Auf diesen Termin kann man 6 bis 9 Monate darauf rechnen.

Ergänzung (10. Juni 2026)

Und wenn AMD wirklich auf N2P gesetzt hat, von auszugehen ist, denn Design Regeln sind gleich und 5% mehr Leistung nur 2-4Quatale später nimmt man sicher gerne mit.

Bisher hat TSMC den optimieren Prozess 1 Jahr später gestartet, so dass er wieder für das SoC vom iPhone bereit steht. Diesmal verkürzt TSMC diesen Zeitraum eventuell ein bisschen, aber wohl kaum ein halbes Jahr.

Man nimmt die besseren Werte von N2P mit, verschont aber kein Produkt um mehrere Quartale um N2P zu nutzen. Deshalb muss es IMO eine anderen Grund geben warum AMD die Classic Kerne später los laufen lässt.

Somit legt es wohl an TSMC, ab wann im 2Halbjahr er startet ob schon im July oder eben erste im Nov/Dez.
Wenn er im Jul/Aug. Schon startet könnte mit ganz viel glück doch noch CES werden

Juli August wäre IMO eine sehr große Überraschung.

 

[Icke-ffm]

Man nimmt die besseren Werte von N2P mit, verschont aber kein Produkt um mehrere Quartale um N2P zu nutzen. Deshalb muss es IMO eine anderen Grund geben warum AMD die Classic Kerne später los laufen lässt.

Schon klar, nur ist AMD diesesmal von Anfang an mit bei dem High End Prozess mit dabei und hat anfangs wohl auch nur wenige Wafer, so das es eventuell gar nicht für beide CCDs zeitgleich gereicht hätte. Also erstmal die CCDs herstellen die am meisten Waferfläche brauchen bis die zugeteilten Wafer ausreichen um auch die CCDs herzustellen die weniger waferfläche aber deutlich höhere Stückzahlen somit auch total Wafer brauchen.

Juli August wäre IMO eine sehr große Überraschung.

Ja aber auch nicht unmöglich, und da Apple nun nicht mehr der Grösste Wafer Abnehmer ist, gut vorstellbar das sie mit TSMC irgendwas verhandelt haben was für beide von Vorteil ist.
Aktuell rüstet TSMC 7>5>3 auf und baut 3&2nm weiter aus, ich kann mir gut vorstellen das A16/14 wenn verfügbar ist dann direkt von 5&3nm >A16/14 hochgerüstet werden, (aber hatten wir schon, ich denke halt das die Scanner einen Grossteil der Kosten und Geschwindigkeit bei den Umrüstungen ausmachen) wird sich in 1-2 Jahren Zeigen wenn der Markt nicht vorher schon wieder schlapp macht.

 

[foofoobar]

AMD wird echt immer wie lächerlicher, eine 256 Core CPU schlägt eine 88 Core CPU, Tolle Leistung!

Du hast den Test nicht verstanden, ich zitiere aus dem Artikel:

Die Basis ist dabei stets ein Rack, das 100 kW als Power-Budget zur Verfügung hat

Ergänzung (10. Juni 2026)

Es ist in der Presse kaum verbreitet

Closed-source Benchmarks sind völliger Humbug.
Wenn "die Presse" derartiges propagiert hat "die Presse" ein Problem oder auch dessen Konsumenten.

Ergänzung (10. Juni 2026)

@Flutefox das macht aber keinen Sinn, kaum jemand wird sich zu Hause einen Rack das 100KW! braucht mit Epyc Venice mit 256 Kern oder ähnlichen aufstellen um dann damit zu spielen.

Das Zeug um das es hier geht steht auch typischerweise nicht bei Privatleuten zu Hause.

 

[ETI1120]

Ja es wird 2nm hochgefahren und parallel wechselt Nvidia auf 3nm, sollten also beide ordentlich wachsen und mit dem Weggang von Nvidia müsste 5nm eigentlich dann abnehmen, die Frage ist halt wie schnell was wächst bez rückläufig ist, ich kann mir vorstellen das TSMC den 2nm Ausbau dem von 3nm beschleunigt. Apple, AMD (Instruct) und sicher noch einige andere werden auf 2nm wechseln kann mir vorstellen das ab Ende des Jahres +90% des 3nm Umsatzes nur noch Nvidia ist ob deren Wachstum aber das aller anderen topt ist dann die Frage

Es wird unabhängig von Nvidia sehr viel Volumen auf 3 nm bleiben. Sonst würde TSMC keine neue Fab in Taiwan für 3 nm hinstellen.

Es ist gut möglich dass AMD die IODs von Venice, Olympic Ridge, MI400 und MI500 in 3 nm herstellen lässt. Hinzu kommen die monolithischen APUs, die GMD für die Chiplet APUs und Dies für dGPus (sofern da tatsächlich was kommt). Auch bei den Konsolen könnte was für 3 nm anfallen.

Bei anderen Kunden wird ebenso noch genügend in 3 nm anfallen.

Schon klar, nur ist AMD diesesmal von Anfang an mit bei dem High End Prozess mit dabei und hat anfangs wohl auch nur wenige Wafer, so das es eventuell gar nicht für beide CCDs zeitgleich gereicht hätte.

Das sehe ich genauso.

AFAIU sind auch die XCD von MI450 in N2.

Also erstmal die CCDs herstellen die am meisten Waferfläche brauchen bis die zugeteilten Wafer ausreichen um auch die CCDs herzustellen die weniger waferfläche aber deutlich höhere Stückzahlen somit auch total Wafer brauchen.

Das sehe ich anders.

Priorität 1 hat es IMO Helios raus zu bringen. Da wird einiges an N2 Die-Fläche reingepackt. Allerdings wird auch die Produktion von Helios hochgefahren.

Priorität 2 hat es IMO die Serverkapazitäten zu bedienen, und das hat AMD bei Zen 6 so wie es aussieht vor allem mit den der Dense Variante vor. Diese Priorität ist seit dem Herbst massiv gewachsen.

Und dann kommen die kleinen Server mit hohem Takt und der Desktop. Irgendwann wird wahrscheinlich Threadripper kommen und wir werden sehen, ob es einen 8005 Nachfolger geben wird. Sobald der Desktop ausreichend lange gelaufen ist werden die 4006 kommen.

Ja aber auch nicht unmöglich, und da Apple nun nicht mehr der Grösste Wafer Abnehmer ist, gut vorstellbar das sie mit TSMC irgendwas verhandelt haben was für beide von Vorteil ist.

Das Volumen von Apple hat sich nicht grundlegend verändert, NVIDIA hat massiv zugelegt. Aber die Schwerpunkte von Apple und NVIDIA liegen bei anderen Prozessen.

Apple ist auch ganz vorne bei N2 dabei, weil das iPhone wieder im September ansteht. Nächstes Jahr wird es ebenso sein, nur mit N2P.

TSMC kann die Zeit die TSMC zur Optimierung des Prozesses benötigt auch nicht beliebig verkürzen.

Aktuell rüstet TSMC 7>5>3 auf und baut 3&2nm weiter aus, ich kann mir gut vorstellen das A16/14 wenn verfügbar ist dann direkt von 5&3nm >A16/14 hochgerüstet werden, (aber hatten wir schon, ich denke halt das die Scanner einen Grossteil der Kosten und Geschwindigkeit bei den Umrüstungen ausmachen) wird sich in 1-2 Jahren Zeigen wenn der Markt nicht vorher schon wieder schlapp macht.

TSMC stellt für N2/N2P, A16 und A14 neue Fabs hin.

TSMC sieht für die nächsten Jahre einen sehr hohen Bedarf an 3 nm.

Es wird laut TSMC in den nächsten Jahren keine Kapazität von 3 nm auf neue Nodes verschoben. Das Umrüsten von Nodes ist für TSMC eine Besonderheit. Der Bedarf nach 3 nm ist offensichtlich nur so zu decken.

Die Strategie von TSMC ist es die reifen Nodes mit Spezialitätenprozessen auszulasten. Was offensichtlich ganz gut gelingt.

Der Umsatz in Q2 2026 liegt im Pfad der Prognose, was die Frage aufwirft auf welche Nodes sich der Zuwachs von 3 bis 4 Milliarden Umsatz verteilt.

 

[Icke-ffm]

Es wird unabhängig von Nvidia sehr viel Volumen auf 3 nm bleiben. Sonst würde TSMC keine neue Fab in Taiwan für 3 nm hinstellen.

Habe gerade mal geschaut und wirst wohl Recht haben den die Wafer Preise 5nm 16-18,5k unterscheiden sich kaum von den 19-20k der 3nm, TSMCs Wachstum beim Umsatz und Wafer sehe ich in den nächsten 2-3Jahren auch bei 3&2nm.
Nur eine Fab, die jetzt für 3nm gebaut und ausgerüstet wird, wird sich ohne grosse Probleme auch für A16 oder besser umrüsten lassen auch wenn es erst in 5-10Jahren so kommen sollte.
TSMC plant Jahre, bzw wohl eher Jahrzehnte im voraus.

Das Umrüsten von Nodes ist für TSMC eine Besonderheit.

Nein, das macht TSMC soweit möglich mindestens seit 10nm.
2017 = 10% Umsatz Anteil bei 10,5Mil Wafer
2018 = 11% Umsatz Anteil bei 10,75Mil Wafer
2019 = 3% Umsatz Anteil bei 10,1Mil Wafer
2020 = 0% Umsatz Anteil bei 12,4Mil Wafer da gab es aber bereits 7nm EUV und auch schon 8% aus der 5nm Fertigung. Taiwan ist eine Insel mit begrenzen Ressourcen, und High Teach Maschinen haben irgendwann Ihren Zenit erreicht wo es nicht mehr wirtschaftlich ist die weiter zu warten und Pflegen, auch die Gebäude sind irgendwann fertig, bzw. Nicht mehr für aktueller Prozesse nutzbar. Ich denke es ist nur eine Frage der Zeit. Das TSMC anfängt alter gebäude abzureißen und dafür neue hinstellt. In den letzten 10-15Jahren hat sich sicherlich die Reinräume Qualität, Strom, Platz, Gewicht bedarf und noch so einiges mehr massiv weiterentwickelt.

Das sehe ich anders.

Nein. prio 1&2 Hast Du Recht, aber 2nm ist nun mal anfangs knapp also wird man das für die Margen Starken Produkte Priorisieren, sind wir meiner Meinung nach ziemlich gleich. MI450 hatte ich gar nicht auf den Schirm aber auch da wird wohl viel Wafer und Packing Bedarf sein. Also alles was eh knapp ist.

Es wird laut TSMC in den nächsten Jahren keine Kapazität von 3 nm auf neue Nodes verschoben.

So ist der Plan A. der Aktuell gültig ist, einen Plan B. hat TSMC sicher, sehr wahrscheinlich sogar noch einen C. den das sich Prognosen ändern können weiß jedes Kind und ein Kollos wie TSMC kann es sich nicht leisten nur 1 Möglichkeit zu Planen, sonnst enden sie irgendwann wie Intel und können nur noch reagieren und nicht mehr reagieren und Geld verdienen.

Der Umsatz in Q2 2026 liegt im Pfad der Prognose, was die Frage aufwirft auf welche Nodes sich der Zuwachs von 3 bis 4 Milliarden Umsatz verteilt.

Ja das wird sicher interessant, für einen nennenswerten Umsatzanteil von 2nm dürfte es noch zu früh sein, so das es mMn am Wahrscheinlichsten ist das sich die total Wafer erhöhen sowie eine Verschiebung von 5>3nm stattfindet. Aber warten wir ab ich sehe noch immer im Q4 die 5Mil Wafer

 

[Sam Miles]

Weise 8 Kerne einem VServer zu und du hast so viele "Server" die du Anbieten kannst mit echten Kernen. Selbst wenn es das Best Szenario ist, AMD wird Mega liefern in Anzahl der Kerne und Speed. Der Rest sieht keine Sonne mehr.