Krautmaster schrieb:
Innerhalb eines CCX hat Ryzen halbe Latenz des Ringbuses.
Und ähnlich wie bei Intels Mainstream 4 Kernern:
wie der Test von Tomshardware belegt.
Krautmaster schrieb:
Beim Ring is die Latenz immer gleich groß
Nicht wirklich, da ist bei deren Test vermutlich ein Fehler passiert, denn im Ring gehen die Daten pro Takt eine Station weiter und daher brauchen sie unterschiedlich lange, je nachdem wie viele Stationen zwischen den beiden Kernen liegen. Beim Zweifachring können sie den kürzeren Weg nehmen, da die Richtung der beiden Ringe entgegengesetzt ist. Bei den Doppelring der großen Dies müssen sie dann ggf. über eine der beiden Verbindungen, was zusätzliche Takte kostet.
Krautmaster schrieb:
bei AMD von einem CCX zum nächsten aber noch mal größer. Da bin ich mal auf Threadripper gespannt wie die Latenz von Modul zu Modul ist.
Das bin ich auch, aber besser als zwischen den beiden CCX eines Dies kann es keineswegs sein, bestenfalls wird es gleich gut werden, aber selbst das wäre schon eine positive Überraschung, ist der Abstand zwischen den Dies auf der Platine des Chips ja doch wohl recht groß.
Krautmaster schrieb:
beim Mesh hingegen wie du sagst, ggf als Art Schieberegegister.
Mir ist noch nicht klar, wie die Daten sich dort bewegen, wie beim Ringbus immer nur einen Schritt weiter, wie ein Bauer beim Schach oder können die wie ein Turm auch in eine Richtung bestenfalls über die ganze Breite gehen, also von ganz links nach ganz rechts oder ganz oben bis ganz unten, wenn der Weg frei ist?
Krautmaster schrieb:
AMD müsste sofern möglich auch am besten eine CCX belasten und erst dann auf die zweite ausweichen, bei Modulen sogar innerhalb einer Die um erst dann auf eine andere auszuweichen. Bei Multi Sockel gibt's dafür Numa.
NUMA wird von den meisten Betriebssystemen und vielen Programmen unterstützt, für die AMD CCX gibt es da nichts vergleichbares, wobei man aber eigentlich auch nichts anderes als bei NUMA machen müsste, von daher könnte AMD auch jeden CCX als einen eigenen NUMA Node definieren, nur dann würde SW die nicht NUMA aware ist, auch nur auf einem CCX laufen, also nur auf maximal 4 Kernen und gerade die meisten SW die Heimanwender nutzen, fällt in diese Kategorie.
Krautmaster schrieb:
Auch hat Mesh wenig damit zu tun wie hoch die Yield ist.
Das ist eine interessante Frage, vielleicht nämlich schon. Wenn ein Ring wegen eines Herstellungsfehlers unterbrochen wird, dann kann man den Die vermutlich nicht mehr nutzen, da sonst die Latenzen zwischen den beiden Kernen nahe der Unterbrechung sehr hoch wären. Die Mesh hätte dann ein Loch, aber der Kern der dort liegt wäre vermutlich sowieso defekt und müsste in jedem Fall deaktiviert werden. Die anderen Kerne daneben würden aber von der Unterbrechung weit weniger als beim Ring betroffen sein.
kann
Krautmaster schrieb:
Einzelne Kerne werden relativ immer kleiner also muss ein neues System der Kern zu Kern Kommunikation her.
Eben, sonst bringt es irgendwann nichts noch mehr Kerne auf die CPU zu packen, da diese gar nichts mehr schaffen, wenn sie an Daten kommen weil die Busse schon voll ausgelastet sind.
Krautmaster schrieb:
Im Prinzip sollte doch Intel genau wie AMD ebenso Multi Chip Designs bringen können, nur halt mit 2x18C zB.
QPI bzw Socket Interconnects gibt es ja genauso
Klar, nur wären diese CPUs dann noch größer und deren Leistungsaufnahme ebenso. Daher setzt Intel da lieber auf Multi-Sockel Systeme und die Zahl der Sockel ist ja nicht nur auf 2 beschränkt. MCM ist vor allem sinnvoll, wenn die einzelnen Dies klein sind.
Krautmaster schrieb:
Da ist Prime aber auch kritisch da AVX der Skylake sehr gestresst wird.
Vor allem mit AVX2, daher gibt es dafür auch einen eigenen Grundtakt der unter dem eigentlichen Grundtakt liegt. Die Performance bei 256 AVX2 Befehlen ist dafür aber auch sehr hoch.
Krautmaster schrieb:
aber ich wurde ja direkt nieder gemacht als ich 4,5 GHz auf allen 18 Kernen für möglich hielt.
Mal geistern 4,3GHz und mal 4,5GHz als maximale Boost für Skylake-X durch die Gerüchteküche, die 4,5GHz sollten aber auf jeden Fall für Kaby Lake-X gelten. 4,5GHz könnten im OC schon drin sein, aber um die auf 18 Kernen zu schaffen, müssten die Spannungsversorgung und die Kühlung richtig massiv ausgelegt sein. Das wäre wohl eher wie das ganze Extrem OC: Schön um zu zeigen das es geht, aber von Alltagstauglichkeit so weit weg wie das Mondauto von einer Familienkutsche.
Krautmaster schrieb:
Nutzt Prime auch AVX 512?
Gute Frage, derzeit unterstützt es ja nur Knights Landing, erst mit dem Skylake-X wird es in wirklich größerem Stil in CPUs eingeführt werden, wobei wohl beiden nicht alle subsets unterstützen.
Schluß mit dem Boxed Spielkram..
