News Tesla AI5-Chip: Samsung schließt Tape-out des 2-nm-Chips ab

Volker

Ost 1
Teammitglied
Registriert
Juni 2001
Beiträge
20.336
Teslas AI5-Chip hat das Tape-out für Samsung-Fabriken geschafft. Im Jahr 2027 soll er dort parallel zu TSMC in einem 2-nm-Prozess gefertigt werden. Zwischen dem Tape-out und der Serienfertigung liegt in der Regel rund ein Jahr. Bis dahin ist dann auch die neue US-Fabrik in Taylor, Texas, einsatzbereit.

Zur News: Tesla AI5-Chip: Samsung schließt Tape-out des 2-nm-Chips ab
 
  • Gefällt mir
Reaktionen: flo.murr, fckzensur, aid0nex und 6 andere
Ist das jetzt ein Chip für die Autos oder für xAI?
 
  • Gefällt mir
Reaktionen: flo.murr, nyster, aid0nex und 2 andere
Für die Autos. 🚗
 
  • Gefällt mir
Reaktionen: flo.murr
  • Gefällt mir
Reaktionen: fox40phil
Finde ich vor allem daher interessant dass wir endlich mal wieder die Nodes von Samsung und TSMC vergleichen können.

In der Regel gibt es ja kaum noch dual Sourcing!

Noch besser wenn dazu noch Intel genutzt würde dann hätten wir wirklich mal Zahlen, Daten, Fakten zu den Nodes von TSMC, Intel und Samsung!
 
@Matthias B. V.

Es gibt von Geekerwan einen Test zum Exynos 2600, wo die ARM-Standardkerne im Single-Core zwischen dem 2-nm-Samsung-SoC und einem Mediatek-SoC (TSMC 3nm) mit gleichen Kernen verglichen werden.

In Sachen Energieeffizienz liegen beide SoCs da gleich auf. Grob sind Samsung 2nm und TSMC 3nm relativ vergleichbar (auch was die Dichte angeht).

 
  • Gefällt mir
Reaktionen: nyster, fckzensur, daVinci und eine weitere Person
Naja, der Vergleich von Exynos mit MediaTek und andere Nodes ist schon echt schwierig, weil sich da 25 andere Sachen eben doch noch mit ändern.

Das wird dann beim AI5 so wie bei Apple damals: das gleiche Produkt nur in anderen Nodes. Da eliminiert man viele Variablen und kommt der Wahrheit deutlich näher, wenngleich sie auch da nicht 100% ist. Denn jede fertigung hat ihrenm eigenen Sweetspot, wo geht Tesla hin? Eher zu Samsung oder eher zu TSMCs? Weicht man davon ab, kann das ganze Produkt halt gleich deutlich abfallen.
 
  • Gefällt mir
Reaktionen: nyster, JuanBoccas und Matthias B. V.
Volker schrieb:
An große Mengen von 2-nm-Chips von TSMC zu kommen, war für Tesla wohl nicht möglich oder man war zu spät dran.
Verstehe nicht warum man sich so auf N2 als Vergleich versteift. Performance und Transistordichte wird wahrscheinlich eh eher auf N3P Niveau sein.
Die Frage ist, was ist wie sie Kapazität bei TSMCs 3nm Prozessen aussieht.
 
  • Gefällt mir
Reaktionen: Seko
Der Fertigungsvergleich ist schon wichtig, weil er Rückschlüsse auf die Leistung, Geschwindigkeit, Leistumgsaufnahme, Effizienz zulässt.
Ein Produkt steht und fällt auf dieser Grundlage.
So war die NVidia RTX 3000 im firmeninternen Vergleich ein benachteiligtes Produkt, weil es bei Samsung in 8nm gefertigt wurde, was eine hohe Stromaufnahme erforderlich machte.
Apple kauft sich nicht umsonst sehr teuer bei TSMC ein udn belegt dort die zukünftigen Fertigungsbahnen vorab für sich.
15-50% Vorteil sind schon eine Hausnummer.
Nur so kann man mit sehr hoher Energieeffizeniz hausieren gehen.
Die Chips sind nicht unbedingt irgendwie besser als die der anderen Anbieter.
Dafür zahlt man ja auch den mehrfach überzogenen Preis bei einer halbwegs sinnvollen Rechnerkonfiguration.
2000 Euro extra für ein paar Megabyte mehr RAM und SSD, wo man im Laden sonst 200 Euro bezahlen würde.
Vor der großen Kriese wohlgemerkt, als Speicher nichts kostete.
 
Zuletzt bearbeitet:
BloodGod schrieb:
Für die Autos. 🚗
2 nm Technologie für Automotive ist mehr als mutig. Wenn man schaut, welche Normen man alleine bei EMV bestehen muss. Dazu kommen weitere Umweltparameter wie Temperatur und Vibration, die im 2 nm Bereich eher "ungemütlich" sind. Ich kann es mir so also im Jahr 2026 nicht wirklich vorstellen, dass die Chips in Autos verbaut werden.
 
@Weyoun
Das wird sicherlich noch dauern. Stand jetzt ist N3A gerade erst halbwegs Marktreif. Für N2A wird es noch ein paar Jahre dauern.

An sich muss man allerdings festhalten, dass Kurzkanaltransistoren was EMV angeht keinen riesen Unterschied machen. Die Einkoppelung erfolgt primär über die Metallschichten und das Bonding des Chips zum Package.

Für den Temperaturrahmen ist das auch eher ein Problem fürs Design (mehr Corners, mehr Setup und Hold Probleme), als für den Prozess selbst. Da ist das Packaging (Kondenswasser z.B.) ein viel entscheinder Faktor.
 
Und Elon, wo ist das vollautonome Fahren, welches schon lange erhätlich sein sollte?
 
STM64 schrieb:
An sich muss man allerdings festhalten, dass Kurzkanaltransistoren was EMV angeht keinen riesen Unterschied machen. Die Einkoppelung erfolgt primär über die Metallschichten und das Bonding des Chips zum Package.
Es geht halt um die Summe der Automotive-Anforderungen (es gibt nach wie vor "Vor-Ort-Steuergeräte", die 150°C Umgebungstemperatur aushalten müssen. Bei E-Autos wird sich das abschwächen, aber solange noch Verbrenner neu gebaut werden, bleibt es hier kritisch).
STM64 schrieb:
Für den Temperaturrahmen ist das auch eher ein Problem fürs Design (mehr Corners, mehr Setup und Hold Probleme), als für den Prozess selbst. Da ist das Packaging (Kondenswasser z.B.) ein viel entscheinder Faktor.
Grading 0 (-40°C bis 150°C) und Grading 1 (-40°C bis 125°C) fallen künftig bei E-Autos also schon mal weg (außer bei Sportwagen, wo die E-Motoren samt Inverter extrem heiß werden). Bleiben also noch Grading 2 (-40°C bis 105°C für den "Fahrgastraum heiß") sowie Grading 3 (-40°C bis 85°C für den "Fahrgastraum standard") übrig. Und solche "Supercomputer" werden ja auch im Fahrgastraum (Armaturenbrett) verbaut, weshalb deren Halbleiter bis 105°C Umgebungstemperatur aushalten müssen (plus Eigenerwärmung, die dann die Kühlung wegleiten muss).
 
@Weyoun
Die Corners beim Chipdesign verschieben sich und damit die genutzten Zellen und der AMS-Part.
Man muss gerade was Biasing angeht deutlich vorsichtiger werden und LVT tendenziell meiden.
An sich verändert sich das Verhalten bei extremen Temperaturen durch kürzere Transistoren nicht grundlegend.
Man muss allerdings bei fast allen anderen KPIs Einschnitte machen.

Ich habe auf der IEEE-SSC-Konferenz dieses Jahr auch Chips für die Luft- und Raumfahrt auf N5A-Basis gesehen. Die waren auf -250 bis 250 Grade Fahrenheit (ungefähr -157 bis 121 Grad Celsius) ausgelegt.
 
STM64 schrieb:
Ich habe auf der IEEE-SSC-Konferenz dieses Jahr auch Chips für die Luft- und Raumfahrt auf N5A-Basis gesehen. Die waren auf -250 bis 250 Grade Fahrenheit (ungefähr -157 bis 121 Grad Celsius) ausgelegt.
Also in etwas Grade 1 nach Automotive (die negativen Temperaturen sind egal, die Halbleiter halten auch flüssigen Stickstoff aus). Und N5A ist ja deutlich "großporiger " als die hier beschrienen 2 nm. Somit wird es noch dauern, bis die Thematik "2 nm" bei Luft- und Raumfahrt, Medizintechnik, Militär oder Automotive wirklich ankommt und wenn dann nur im Bereich Infotainment, wo die Sicherheit (ASIL-Level) keine Rolle spielt.
 
STM64 schrieb:
Grob sind Samsung 2nm und TSMC 3nm relativ vergleichbar (auch was die Dichte angeht).
Ist der Samsung 2nm Node nicht sowieso ein verbesserter 3nm Node ?
Meine mal gelesen zu haben, dass Sie den Namen geändert haben um Marketing-mäßig besser dazustehen.
Edit: wie @bensen gesagt hat , sollte man es eher mit dem 3nm Node von TSMC vergleichen.
 
Zuletzt bearbeitet:
Weyoun schrieb:
die negativen Temperaturen sind egal, die Halbleiter halten auch flüssigen Stickstoff aus
Nö, ist es nicht (bei extrem niedrigen Temperaturen verliert die PLL bei geringen Frequenzen den Lock und der mechanische Stress im Chip und Package richtet massive Schäden an). Dem Halbleitermaterial selbst macht das in dem Temperaturbereich alles ohnehin wenig aus. Wirkliche Probleme mit Overannealing bekommt man erst jenseits der 200 Grad. Das Problem sind eher die veränderten Timings, die mechanische Belastung durch unterschiedliche Ausdehnung der Materialien.

Man kann z.B. handelsübliche ICs mit externer Taktgenerierung, PLL und Spannungsglättung auch bei 200 Grad Celsius noch betreiben. Das Problem bei hohen Temperaturen ist neben den Timing-Issues im Digitalteil der AMS-Teil. Gerade PLL und Power-Management kommen dann aus dem Takt. Die baut man allerdings ohnehin nicht mit kleinen Strukturgrößen, sondern designt mit deutlich größeren Transistoren. Da macht die Minimum-Feature-Size wenig Unterschied.

Weyoun schrieb:
Und N5A ist ja deutlich "großporiger " als die hier beschrienen 2 nm.
Also naja. TSMC N3A ist mittlerweile auch im Ramp-up der Produktion.
Die minimalen Strukturgrößen sind da ziemlich vergleichbar mit denen bei Samsungs 2-nm-Node.

Weyoun schrieb:
Somit wird es noch dauern, bis die Thematik "2 nm" bei Luft- und Raumfahrt, Medizintechnik, Militär oder Automotive wirklich ankommt und wenn dann nur im Bereich Infotainment, wo die Sicherheit (ASIL-Level) keine Rolle spielt.
Kommt auf den Bereich an. Meistens scheitert es weniger am ASIL-Level, als an Kosten/Nutzen und an den langen Validierungsperioden. Gerade wenn ICs ohnehin zum Großteil aus AMS-Komponenten bestehen, bringt ein neuerer Node nur noch beim Mismatch und dem kleinen Digitalanteil Vorteile.

Validierungsperioden ziehen sich in dem Bereich auch. Ich habe mal an einem Projekt gearbeitet, bei dem wir für Flugfunkgeräte ICs entwickelt haben. Nach dem Tapeout hat es noch 4 Jahre gedauert, bis die ersten Exemplare verbaut wurden. Bis diese dann verifiziert und zertifiziert waren, dauerte es noch einmal mehr als 3 Jahre.

Legt man diesen Standard an, werden die N3A-Chips, die dieses Jahr vom Band laufen, wohl auch erst in 6-7 Jahren in den Dienst gehen.

Zumal der automotive Bereich teils auch einfach sehr preissensitiv ist.
Mein ehemaliger AG hat einem Automobilkonzern mal vorgerechnet, was eine Kleinserienproduktion (nur ein paar hunderttausend Einheiten) eines eigens aufgelegten Chips kostet. Die bekamen wohl Schnappatmung.
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: Weyoun
Zurück
Oben