News TSMC A13/A12-Fertigungsprozess: „1,2 nm“ mit Super Power Rail (ohne High-NA-EUV) ab 2029

[Volker]

Mit den Fertigungsprozessen A13 und A12 geht TSMC in die nächste Dekade. Kombiniert mit Super Power Rail wird A12 die Flaggschiffserie. Realisiert werden soll das alles weiterhin ohne High-NA-EUV, wie TSMC auf Rückfrage verdeutlicht. Die modernsten Low-NA-EUV-Belichter geben das alles problemlos her, erklärt der Hersteller.

Zur News: TSMC A13/A12-Fertigungsprozess: „1,2 nm“ mit Super Power Rail (ohne High-NA-EUV) ab 2029

 

[Rickmer]

Ich hatte bei A13 auf ersten Blick '6% area shaving' gelesen und bei der Menge an Platzsparung passt das Wort mMn auch besser.

(In Referenz auf sehr geringe Mengen abtragen wie z.B. bei coin shaving, nicht mit Gesichtshaare rasieren zu verwechseln)

Wie viel Performance A12 bringen soll weiß vermutlich TSMC auch noch nicht final, oder?

 

[lynx007]

Jetzt sind wir schon bei Schrinks von nur 6%... Huang hat recht... Moors Law ist tot... selbst seine 25% pro Jahr seinen seine gültigkeit zu verlieren.
"Juhu 6% super" for paar jahren hätte man bei sowas die Leute noch gesteinigt.

Langsam glaube ich nicht mehr das ich jemal EUV noch miterleben werden. Vermutlich werden die das noch verschieben wen schon das erste Fusionskraftwerkt Wasser kocht und Strom einspeist. Ich denke das ist früher der Fall, als EUV.

 

[BAR86]

@lynx007 EUV hast du ja bereits
High NA EUV meinst du vielleicht? Das wird schon kommen, allerdings sind die Scanner im Moment noch wenige und der Output (siehe Grafik) noch niedrig. Erst wenn eine Fab mehrere davon hat, kann man überhaupt mal ein Produkt in höheren Stückzahlen produzieren, geschweige denn große Chips und einen ganzen Markt.
Also gerade WEIL TSMC davon noch viel zu wenige hat, können sie ihre Prozesse nicht drauf auslegen.
Intel bedient einen viel kleineren Markt, die könnten das sehr wohl mit einzelnen Produkten, müssen aber anderes auch weiter mit "normalen" EUV Scannern produzieren. Daher gibts auch von Intel 14A 2 Varianten, einmal für EUV, einmal führ High NA EUV

 

[phanter]

, geschweige denn große Chips

Große Chips geht mit High NA EUV eh nicht da das reticle limit sich halbiert. Ab dann wird alles über 400mm² chiplets

 

[xexex]

Stolz erklärte Zhang, dass TSMC auch bei den Prozessen für das Jahr 2029 auf High-NA werde verzichten können.

Solche Töne kennen wir schon von einem anderen Hersteller, mal schauen wie es 2029 dann in Wirklichkeit aussieht.

 

[DeinOpa]

TSV und Backside Power Delivery haben will. Häufig bestimmen nicht die Flächen der Standardcells die Gesamtfläche des Designs, sondern die benötigten Routing Tracks. Wenn dann wenigstens die Power Nets aus dem Weg der Signalleitungen sind, bringt das ordentlich was.

 

[k0ntr]

na wenn intel ende jahr mit highNAEUV kommt, dann könnte es die aktie in den nächsten jahren gut pushen

 

[Crifty]

@xexex
Solange kein Krieg bis dahin ausbricht, wird TSMC liefern, wie die letzten Jahre auch. Man muss auch mal anerkennen, das sie schon seit einiger Zeit Kreise um die Konkurrenz drehen. Selbst wenn bei TSMC 2 Jahre Stillstand herrschen würde, die Konkurrenz wäre immer noch sehr weit weg und zwar hinten.

 

[Boimler]

Selbst wenn bei TSMC 2 Jahre Stillstand herrschen würde, die Konkurrenz wäre immer noch sehr weit weg und zwar hinten.

Wobei man den ausbleibenden Einsatz von High-NA EUV auch eher wirtschaftlich verstehen muss. Wenn eine höhere Packungsdichte keinen Gewinn einbringt, braucht man sie auch nicht einführen. Es könnte also sein, dass in den 30ern auf einmal alle an der gleichen Startlinie stehen und TSMC keinen Vorteil mehr hat. Aber das ist natürlich alles Lesen in der Glaskugel.

 

[guggi4]

Jetzt sind wir schon bei Schrinks von nur 6%...

Steht doch sogar im Artikel, dass das kein Fullnode ist sondern einfach nur die erste Optimierung eines bestehendes Prozesses nach einem Jahr, vergleichbar mit N4->N4P oder auch 14nm->14nm+

Langsam glaube ich nicht mehr das ich jemal EUV noch miterleben werden.

EUV kannst du seit Jahren kaufen, bei Samsung seit 7LPP, TSMC seit N7+ (und in Massen seit N7) und bei Intel seit Intel4

 

[fox40phil]

na wenn intel ende jahr mit highNAEUV kommt, dann könnte es die aktie in den nächsten jahren gut pushen

Intels meinst du?

 

[ETI1120]

Große Chips geht mit High NA EUV eh nicht da das reticle limit sich halbiert. Ab dann wird alles über 400mm² chiplets

Nein, die versuchen es mit Stiching. Das Feld wird 2 Mal belichtet und hat eine überlappung.

Solche Töne kennen wir schon von einem anderen Hersteller, mal schauen wie es 2029 dann in Wirklichkeit aussieht.

1. Es ist immer noch offen, ob High-NA 2028 tauglich für HVM ist.
2. TSMC hat 7 nm ohne EUV hinbekommen. Dass Intel 10 nm erst 2020 hinbekommen hat, war ein Intel-Problem.

Wobei man den ausbleibenden Einsatz von High-NA EUV auch eher wirtschaftlich verstehen muss.

Das wirtschaftliche Argument nennt TSMC gerne. aber es gibt noch ein ganz anderes. Intel muss eine Fab mit High NA Scannern ausstattet. TSMC mindestens 4 Fabs. Es dauert eine Weile bis ASML die erforderliche Anzahl von Scannern liefern kann.

Wenn eine höhere Packungsdichte keinen Gewinn einbringt, braucht man sie auch nicht einführen.

Es geht nicht um die Packungdichte, es geht um die minimale Fearture Size.
Bei der minimale Fearture Size geht es eben nur noch langsam voran. Die Packungsdichte wird weiter steigen.

Es könnte also sein, dass in den 30ern auf einmal alle an der gleichen Startlinie stehen und TSMC keinen Vorteil mehr hat.

TSMC hat einen gewaltigen Vorteil, ein gewaltiges Volumen und ein riesiges Ökosystem.

Schauen wir Mal was bei der TerraFab von Elon und der Beteiligung von Intel tatsächlich raus kommt.