Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsTSMC COUPE: Silicon Photonics im Substrat/Interposer setzt Konkurrenz zu
Eine größere Baustelle bei TSMC ist Silicon Photonics. Hier gibt es vielfältige Anbieter, die man mit kompletter Integration toppen will. Vor allem die Thematik rund um Co-Packaged Optics (CPO) hat das Unternehmen auf dem Schirm und könnte mit kompletter Integration via COUPE die Mitbewerber übertreffen.
Aber wenn du es meinst als wäre es eine Nische: nein, das ist es nicht. Es wird DAS Thema werden.
Chips miteinander zu verbinden bei quasi null Latenz und null Energieverbrauch zwischen den Verbindungen.
Das löst nämlich auf einen Schlag sehr viele Multi-Chip/Chiplet Nachteile
@BAR86
Optische Interconnects werden kommen, das ist mir auch klar. Bis es aber soweit ist, dass den Foristen hier der DHL-Mann, Hermesgötterbote oder die DPD-Frau optische PCIe8 oder PCIe9 Geräte antragen, wird bald eine Dekade dauern denke ich.
Und das was hier gezeigt wird, scheint mit "nur" optische Verbindung zu sein für Signale, die das Substrat verlassen. Chiplets auf dem selben Substrat müssen noch Elektronen austauschen.
Und das was hier gezeigt wird, scheint mit "nur" optische Verbindung zu sein für Signale, die das Substrat verlassen. Chiplets auf dem selben Substrat müssen noch Elektronen austauschen.
Mit Silizium Halbleitern Optische Signalleitung hinzubekommen ist aber auch schon rein physikalisch extrem schwierig; das ist wirklich eine ganz eigene Welt. Wird zB auch in diesem Open Access Artikel angesprochen: https://www.nature.com/articles/s41467-022-32131-4
@Volker Entweder bin ich blöd oder hier sind ein paar Wörter zu viel am Ende.
Denn im letzten Jahr hatte AMD das Unternehmen Enosemi übernommen, das wiederum Silicon-Photonics-Produkte auf Basis von Globalfoundries' IP entwickelt hat bei Globalfoundries ließ.
werden damit die Latenzprobleme bei CPU und GPU erledigt, wenn man mehrere Einzelteile zu einem Klumpen klebt? oder wo haben wir Spieler und Anwender was davon?
@ETI1120 Intel sagt doch immer, dass AMD beim Ryzen Prozessor die CCD's doch lediglich nur zusammenkleben würde, um die eigene Inkompetenz und Innovationsarmut bei der Prozessorfertigung zu überdecken.
Das gehört hier als Wortwitz doch zum allgemeinen Sprachgebrauch, oder nicht?
Ich weiß natürlich, dass, wenn es richtig halten muss, dann nimmt man kein UHU, sondern Pattex. ^^ ;-)
Mir ging es darum zu erfahren, ob das für die CPU und GPU Fertigung was bringen wird bezüglich Packaging mehrere Chiplets/Tiles etc., um da z.B. noch mehr Kerne und sonstige Recheneinheiten auf die Bretter zu nageln?
Wäre also so eine Radeon 7900XTX mit 6 oder gar 8 Blöcken besser machbar gewesen?
Oder ist dies ganze Technik was ganz anderes und hat damit gar nichts zu tun?
Für mich war das einfach zu hoch, weil ich mich darin überhaupt nicht auskenne.
@ETI1120 Intel sagt doch immer, dass AMD beim Ryzen Prozessor die CCD's doch lediglich nur zusammenkleben würde, um die eigene Inkompetenz und Innovationsarmut bei der Prozessorfertigung zu überdecken.
Das hat Intel vor langer langer Zeit gesagt. Und es schon lange nicht mehr wiederholt.
Intel macht inzwischen dasselbe, im Prinzip noch extremer als AMD. AFAIK ist keine aktuelle CPU von Intel monolithisches. Intel bietet nur noch den alten Kram Alder Lake und Raptor Lake als monolithische CPUs an.
Also wenn es eine witzige Bemerkung gewesen sein soll, der Witz ist alt und schaal. Die Zeit ist lange darüber hinweggegangen.
