Infineon fertigt nun auch Flash-Speicher
Infineon erweitert sein Produktportfolio und steigt nun in den Flash-Speichermarkt ein, der aktuell von Samsung beherrscht wird. Entwickelt wurde der 512 Mbit Flash-Speicherchip auf Basis der TwinFlash-Technologie von Infineon Technologies Flash, einem Joint-Venture von Infineon Technologies und Saifun Semiconductors.
Der von Infineon vorgestellte Flash-Speicherchip wird im TSOP-Gehäuse angeboten und zielt auf den Halbleiter-Wechselspeichermarkt mit Produkten wie SD, MMC und Compact-Flash-Karten oder Memory-Sticks, die hauptsächlich in Digitalkameras und PDAs verwendet werden, ab. Die ersten Produkte werden bereits in Infineons 200 mm DRAM-Fabrik in Dresden gefertigt.
NAND-Flashs sind auch das bevorzugte Speichermedium für USB-Flash-Laufwerke. Diese werden zum Datenaustausch zwischen PCs und Notebooks oder modernen USB-Laufwerken in MP3-Playern oder Digitalkameras verwendet. Allerdings werden Daten-Flash-Speicher auch immer häufiger von Mobiltelefonherstellern eingesetzt.
Laut Gartner Dataquest wird der weltweite Markt für NAND-Flash-Speicher um voraussichtlich 30,8 Prozent von US-Dollar 3,36 Milliarden in 2003 auf US-Dollar 4,4 Milliarden in 2004 anwachsen. Infineon beabsichtigt bis 2007 unter den ersten drei Unternehmen im NAND-Flash-Markt zu sein.
TwinFlash basiert auf Saifuns NROM (Nitrided Read Only Memory)-Technologie, einer nichtflüchtigen Speichertechnologie, die von Saifun Semiconductors entwickelt wurde und in den letzten Jahren bereits als Basis für NOR-Flashs und EEPROMs eingesetzt wurde. Bei dieser Technologie werden zwei (Twin) separate Bits in einer Transistorzelle gespeichert. Im Gegensatz zu vergleichbaren Floating-Gate-Technologien mit nur einem Bit pro Zelle und äquivalenten Prozessstrukturen bietet TwinFlash auf Grund der Speichertechnik mit 2 Bits/Zelle um 40 Prozent kleinere Chip-Abmessungen und weniger Belichtungsmasken. Bis Ende 2004 sind mehr als 10.000 Wafer pro Monat auf Basis der 170-nm-Technologie geplant. Die nächste TwinFlash-Generation mit Strukturen von nur 110-nm befindet sich bereits in Entwicklung. Damit lässt sich die Kostenposition noch weiter verbessern und höhere Dichten mit bis zu 2 Gbit realisieren.
Fabian und 
Jan-Frederik