IBM Mainframe: z13 mit 141 5-GHz-Acht-Kern-CPUs in 22-nm-SOI-Fertigung
Mit dem z13 hat IBM die nächste Mainframe-Generation eingeläutet. Herzstück sind bis zu 141 Acht-Kern-Prozessoren mit einem Takt von 5 GHz, die in 22 nm in SOI-Fertigung gebaut werden. Mit von der Partie sind zusätzliche Assistenzkerne sowie große L3- und L4-Caches, sodass das Gesamtpaket an Leistung massiv zulegt.
Der beschriebene Maximalausbau NE1 mit 141 vom Nutzer konfigurierbaren Prozessoren bietet neben SMT, welches auch bei IBM aus einem Kern zwei Threads macht, noch 24 System Assist Processors (SAPs) sowie mindestens noch zwei Spare Processing Cores und einen Integrated Firmware Prozessor. Insgesamt stecken unter der Haube deshalb bis zu 168 Kerne, die IBM in einem Central Processor Complex (CPC) unterbringt. Dieser ist intern in bis zu vier Drawer aufgeteilt, die wiederum mit Nodes kurze Datenwege zwischen den CPU-Kernen, dem Cache und dem Speicher gewährleisten.
Die CPU-Architektur wurde massiv überarbeitet und an die neue 22-nm-Fertigung angepasst. Insgesamt 110 neue Instruktionen inklusive TSX, zweifaches SMT, größere und schnellere On-Chip-Caches und weiterhin ein Hoch-Frequenz-Out-of-Order-Design mit Taktraten von 5 GHz sollen für deutliche Leistungssteigerungen gegenüber dem Vorgänger sorgen. Die vier Level der Cache-Hierarchie wurden dabei massiv überarbeitet und teilweise um 100 Prozent erweitert: Der L1-Cache für Instruktionen ist 96 statt 64 KByte groß, für Daten 128 statt 96 KByte. Der L2-Cache wird von 1 auf 2 MByte verdoppelt, der über alle acht Kerne geteilte L3-Cache wächst von 48 auf 64 MByte und der L4-Cache als letzte Stufe umfasst nun 480 statt 384 MByte, ist jedoch nicht mehr auf dem Prozessor selbst, sondern separat in einem Storage Control Chip (SC) verbaut. Dieser wächst zusätzlich um 224 MByte NonData Inclusive Coherent Directory und funktioniert wie der L3-Cache teilweise als eDRAM.
Unterm Strich hat die Auslagerung den Vorteil, den Prozessor-Die nicht noch weiter zu vergrößern. Denn dieser ist bereits groß genug: Auf 679 mm² finden 3,99 Milliarden Transistoren Platz. Der Storage Control Chip als Bindeglied ist ebenfalls alles andere als klein, der Die bringt es noch auf 526 mm² – trotz neuer 22-nm-Fertigung. IBM setzt in der Fertigung weiter auf das seit über 15 Jahren bewährte aber teurere Silicon on Insulator (SOI), AMD als einer der Großabnehmer der letzten zehn Jahre hatte sich zuletzt mehr und mehr davon verabschiedet und den günstigeren Bulk-Prozess gewählt.
Passend zu den Aufwertungen in allen anderen Bereichen wurde die Speicherunterstützung ausgebaut, bis zu 10 TByte können nun adressiert werden. Auch die Unterstützung für PCI Express 3.0 ist mit von der Partie, natürlich wird auch InfiniBand als wichtige Interconnect-Verbindung angeboten.
Neben dem NE1 als Flaggschiff der z13-Serie legt IBM noch vier kleinere Modelle auf, deren CPUs nur noch sieben oder gar sechs aktive Kerne haben, und dazu weniger Nodes und Schubladen in einem Rack verstaut werden. Mit diesen will IBM auch bisherige Betreiber erreichen, denn die Vorgängerserien z196 und zEC12 können aufgewertet werden. Die ersten Softwarepakete sind bereits auf die neuen Systeme angepasst, weitere sollen in den kommenden Monaten folgen.
Fabian und 
Jan-Frederik