tRC = tRAS + tRP, bei dir also 66.
tFAW sollte 4x min(tRRDS, tRRDL) sein, also 16 in deinem Fall. Aber ich glaube, da hat Gigglybite keinen Bock drauf. Wenns nicht geht, auf 20 lassen.
tWTRS sollte auf 4 laufen.
Bei SR Modulen werden tRDRDSD/DD und tWRWRSD/DD nicht genutzt, kannste der Optik wegen auf 1 setzen.
Sind das H16M oder H16A?
H16A kann niedrigere tRFC im Bereich von ~120 ns (360)
H16M geht bis ~160 ns (480)
Bei H16A kannste tWRWRSCL auf 1 setzen, bei H16M bin ich mir nicht sicher, sollte aber eigentlich gehen.
Was ist beim FCLK passiert? 2033 MHz macht keinen Sinn. Entweder 2000 MHz, damit es passend zu den 6000 MT/s vom RAM ist und alle 3 kompletten Taktzyklen gesynct ist oder mindestens 2100 MHz.