Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsASML: EUV-Lithografie mit 10-nm-Fertigung Ende 2016
Im Rahmen der Quartalszahlen hat Fabrikausrüster ASML heute über den aktuellen Entwicklungsstand bei der EUV-Lithografie informiert. Ende 2016 ist mit der neuen Technik eine Zusammenführung mit der 10-nm-Fertigung geplant.
Naja damals ging man aber auch noch davon aus, dass man EUV schnell brauchen würde, da man mit herkömmlicher belichtung bald an die Grenzen gestoßen wäre.
Wie wir heute wissen ist dem nicht so. Und da man es nicht unbedinngt jetzt schon braucht....
Wieso machen da alle so einen Hype drum, wenn es selbst mit heutiger Technik schon möglich sein wird in 7nm zu fertigen?
Ob man EUV schon bei 10 oder 7nm einsetzen kann, ist doch egal, solange sie bei 5nm dann vorhanden ist. Oder sind das super Lichtstrahlen, die dem Silizium extra Power geben?
Aufwand und Ertrag sind der Knackpunkt. Welchen Aufwand muss ich betreiben um mit der derzeitigen 193nm Lithografie kleiner Strukturen wirtschaftlich produzieren zu können? Denn das es enorm aufwändig ist hat ja selbst Intel zugegeben und es zeigt sich in der Verzögerung der aktuellen 14nm Produktion.
Deinen letzten Satz lassen wir mal als schlecht getarnten Scherz unkommentiert... belese dich besser mal zu dem Thema EUV.
Zuletzt bearbeitet von einem Moderator:
(überflüssiges Zitat entfernt)
bei den Hürden die EUV zu meistern hat... und bei dem niedrigen Durchsatz + Verschleiß der Spiegel - ist die "klassische" Fertigung wohl auch bei entsprechendem Aufwand noch profitabler. Von 500 auf 1500 Wafer am Tag zu kommen um überhaupt wirtschaftlich zu sein ist für EUV schon noch eine größere Hürde, sollte man meinen.
Vielen Dank, interessante Zusammenfassung der Herausforderungen, die die Verwendung der EUV-Technik stellt.
Ich fürchte ja fast, dass man an physikalische Limits bei der minimal möglichen Gatelänge stößt, bevor EUV einsatzbereit ist. Spätestens unterhalb von 5nm wird die Lithographietechnik nicht mehr das einzige Problem sein, das einer weiteren Miniaturisierung entgegensteht.
Früher (vor 20-30 Jahren) wurden die Strukturbreiten in Mikrometer angegeben... 0.8 oder 0.5 oder 0.35... heute sind wir bereits bei nm fast am Ende. (386er: 1.5 bis 1.0, 486er 1.0 bis 0.6 µm, Pentium 1: 0.8 bis 0.25µm)
Wann kommen die ersten 800 / 500 / 350 pm (PicoMeter) CPUs?
Ein einzelnes Siliziumatom hat einen Durchmesser von 117pm.
Da sieht man mal wie nah wir bereits jetzt an der Grenzen angekommen sind!
Ein Halbleiter ist jedoch erst dann ein Halbleiter, wenn er mit anderen Atomen dotiert wird.
Sprich, es werden mindestens zahlreiche Atome für gewisse Strukturen benötigt.
Interessant wäre mal zu definieren welche Strukturbreiten von welchen Strukturen denn hier überhaupt gemeint sind, wenn man von "Strukturbreiten" spricht.
Absolut limitierend ist übrigens nicht die Atomgröße des Siliziumatoms, sondern die Gitterkonstante des Siliziumkristalls (0,543 nm). Aber schon bei größeren Strukturen würde sich wie erwähnt die statistische Verteilung der Störstellen bemerkbar machen.
