News Intel AVX10.2: Intel Core alias Nova Lake bekommt neue Zusatzinstruktionen

[Volker]

Bei AVX hatte sich Intel im Consumer-Bereich zuletzt komplett verrannt. Mit Nova Lake könnte nun ein Schritt zurück erfolgen und das neue AVX10.2 auch im Mainsteam-Massenmarkt zum Einsatz kommen. Früher war genau dies der Markt, der den Instruktionen zum Durchbruch verhalf.

Zur News: Intel AVX10.2: Intel Core alias Nova Lake bekommt neue Zusatzinstruktionen

 

[Mindfork]

Für jemanden und andere, die das nicht kennen:
Was genau macht AVX10.2, warum ist das so anzustreben?

 

[latiose88]

Es wird wohl so wie bei AMD funktionieren. 2 256 Bit avx 2 können dann zusammen zu avx 512 zusammen geschaltet werden. Ist dann nicht mehr so schlimm weil es am Ende noch immer auf avx 2 also 256 basiert .

 

[stefan92x]

Für jemanden und andere, die das nicht kennen:
Was genau macht AVX10.2, warum ist das so anzustreben?

AVX generell sind Vektor-Instruktionen, ermöglichen es also Berechnungen mit der gleichen Anweisung parallel auf mehreren Werten zu erledigen. Das kann für viele Anwendungen, die größere Mengen an Daten verarbeiten, die CPU deutlich beschleunigen. Jetzt ist es so, dass Intel früher problemlos AVX und dann AVX2 (mit 256bit breiten Rechenwerken) eingeführt hat, mit der Verdoppelung auf 512bit aber in Probleme gelaufen ist - theoretisch ist AVX512 also doppelt so schnell wie AVX2, aber Intel hat ursprünglich den Stromverbrauch nicht in den Griff bekommen.

Dazu kam dann das Problem, dass nur Intels große Cores überhaupt AVX512 hatten, die kleinen aber nicht. Was zum Scheduling-Albtraum wurde und dazu geführt hat, dass in den Consumer-CPUs AVX512 wieder abgeschafft wurde. So hat Intel das nur mobil in Ice Lake und Tiger Lake sowie im Desktop mit Rocket Lake angeboten, danach mit Alder Lake aber wieder deaktiviert.

Währenddessen kam AMD damit zwar deutlich später und hat es in Zen 4 erstmal nur mit halber Breite eingebaut (also 512bit Instruktionen unterstützt, diese aber in zwei Takten in 256bit-Rechenwerken abgearbeitet. Sozusagen so getan, als ob eine AVX512-Anweisung zwei AVX2-Anweisungen wäre), ab Zen 5 dann mit vollen 512bit und das eben überall quer durch alle Produkte.

Das Resultat sieht man in Testparkours, die relativ stark auf solche Anweisungen setzen (phoronix zum Beispiel). Da zersägt jede Zen 5 Consumer-CPU die Intel Konkurrenz gnadenlos, mit viel größeren Abständen als im CB-Testparkour z.B.

Mit AVX10 in Nova Lake bringt Intel dieses Feature der 512bit-Vektorrechenwerke endlich wieder zurück. Nachdem wir vier Generationen im Desktop ohne leben mussten (Alder Lake, Raptor Lake + Refresh, Arrow Lake).

 

[Krik]

@Mindfork
Es ist ein Satz von Maschinenbefehlen, die bestimmte Aufgaben besonders effizient verarbeiten. Beschleunigt werden darüber vor allem bestimmte Operationen, die sich massiv parallel verarbeiten lassen, wie es oft bei Audio und Video vorkommt.

Bekannte Sätze an Maschinenbefehlen dieser Art waren in der Vergangenheit MMX und SSE. Die kennt vielleicht noch jemand. Diese wurden durch AVX ersetzt.

 

[SoDaTierchen]

Was genau macht AVX10.2, warum ist das so anzustreben?

Ganz laienhaft: AVX ist eine Funktion auf Prozessoren, die besonders große Zahlen effizient verwaltet. Ein 64bit-Prozessor kann sozusagen mit Zahlen bis 64 Bit Länge umgehen. Also entweder ganze Zahlen bis zu einer gewissen Höhe oder Gleitkommazahlen bis zu einer bestimmten Genauigkeit. Braucht man nun noch größere oder noch genauere Zahlen, muss das ohne AVX in Software umgesetzt werden. Also um eine 256bit-Zahl zu berechnen, müssen daraus 4 64bit-Zahlen gemacht, dort drauf gerechnet und die Zahlen wieder zusammengefügt werden. AVX kann das alles in einem Schritt, spart also enorm Rechenzeit in diesen Fällen.

Etwas technischer auf die Besonderheit AVX10.2: Die neuen Funktionen gegenüber AVX10.1 sind gar nicht so relevant, sondern viel mehr die Tatsache, dass es nun auch auf E-Cores implementiert wird und damit auf Consumer-CPUs wieder zur Verfügung steht. AVX10.2 wird keine nennenswerten Vorteile gegenüber 10.1 bringen, aber es ist sehr viel einfacher damit zu arbeiten und dafür zu entwickeln, weil keine teuren Xeon-Prozessoren mehr für Entwicklung und Tests benötigt werden.

Beantwortet das deine Frage?

 

[foofoobar]

Die bisherige AVX-Implentierung von Intel hat nicht nur ein Taktproblem:

That being said, in the above benchmarks the ZMM registers are "warm",
so they don't quite tell the whole story. While significantly improved
from older Intel CPUs, Intel still has ~2000 ns of ZMM warm-up time
where 512-bit instructions execute 4 times more slowly than they
normally do. In contrast, AMD does better and has virtually zero ZMM
warm-up time (at most ~60 ns). Thus, while this change is always
beneficial on AMD, strictly speaking there are cases in which it is not
beneficial on Intel, e.g. a small number of 512-byte messages with
"cold" ZMM registers. But typically, it is beneficial even on Intel.

https://android.googlesource.com/kernel/common/+/118da22eb6fbd48f896d17411f942399283d600c^!/

 

[stefan92x]

Die bisherige AVX-Implentierung von Intel hat nicht nur ein Taktproblem:

https://android.googlesource.com/kernel/common/+/118da22eb6fbd48f896d17411f942399283d600c^!/

Guter Punkt. Bei Intel war es bislang in der Tat so, dass AVX512 auch da, wo es unterstützt wird, nur dann sinnvoll war, wenn man es massiv genutzt hat. Bei AMD kann man problemlos mal ein paar AVX512-Anweisungen im Code stehen haben und es wird damit schneller, bei Intel musste man wirklich überlegen, ob das überhaupt lohnt. Was die Hemmschwelle für den Einsatz höher gelegt und damit die Verbreitung in Software auch deutlich gebremst hat.

 

[darth_mickrig]

Desktop mit Rocket Lake angeboten, danach mit Alder Lake aber wieder deaktiviert.

Die ersten Alder Lake Desktop CPUs konnten AVX512 (inoffiziell) noch, solange die E-Cores deaktiviert und der richtige Microcode installiert waren.
Der Mehrverbrauch war in den Testszenarios P-Cores only auch nicht mehr so groß wie bei Rocket Lake.
Mit dem Big.Little Konzept waren die unterschiedlichen unterstützten Instruktionen aber wohl zu kompliziert im scheduling.

 

[wern001]

Wieviel Software außer Benchmark gibt es eigentlich die AVX512 benötigen bzw. unterstützen? Kann man das an zwei Händen abzählen?

 

[stefan92x]

@wern001 Tatsächlich immer mehr, auch abseits des "Numbercrunchings" in Simulationen, Rendering oder Videokodierung. Zum Beispiel sowas: https://www.phoronix.com/news/PostgreSQL-17-Released PostgreSQL (also die Datenbanksoftware) kann einige Operationen seit letztem Jahr mit AVX512 deutlich beschleunigen.

 

[wern001]

ich weiß das es im Serverbereich ein paar sachen gibt.
ich hab das avx512 schon in handbrake aktiviert geschwindigkeitsvorteil hmm unter 5%
deswegen auch mehr als zwei hände

 

[Krik]

@wern001
Wie viel ist nicht abschätzbar, es gibt aber reichlich Software, wenn man sich mal umschaut.
Du kannst dich ja mal hier durchklicken: https://www.phoronix.com/review/amd-epyc-4005-avx512

Je nach Software sind da bedeutende Geschwindigkeitsunterschiede möglich.

 

[gaelic]

... - theoretisch ist AVX512 also doppelt so schnell wie AVX2 ...

Ist es nicht eine Sache der FP Genauigkeit und nicht der Geschwindigkeit?

 

[Cr4y]

Sorry, bin aktuell nicht ganz auf der Höhe: Aber wo steht jetzt, dass es schon für Nova Lake und damit auch für die E-Cores kommen soll? Könnte es nicht eher bedeuten, dass AVX 512 erst nach Nova Lake kommt, wenn Intel wieder auf einen Core-Typ setzt, statt auf E- und P-Cores? Auf der anderen Seite munkelt man, dass die zukünftige eine Core-Architektur eher auf den E-Cores basiert. Irgendwann muss man ja dann mal mit den fehlenden Features anfangen...

 

[foofoobar]

Wieviel Software außer Benchmark gibt es eigentlich die AVX512 benötigen bzw. unterstützen? Kann man das an zwei Händen abzählen?

Glibc, damit ist quasi alles unter Linux gelinkt.

Und seitdem AMD eine gute Implementierung davon gemacht hat lohnt es sich erst jetzt das auch an vielen Stellen einzubauen: #7

Anderes Beispiel: https://news.ycombinator.com/item?id=33775334

 

[Matthias B. V.]

Wenn die kleinen E-Kerne zukünftig eh weg fallen macht das nur Sinn. Bisher war ja das Problem dass die E-Kerne es nicht unterstützt hätten...

Und den Extra Design Aufwand scheinen sie nicht zu rechtfertigen wenn man es mit Zen und Zen (c) vergleicht wo es auch so geht.

 

[ghecko]

Was genau macht AVX10.2, warum ist das so anzustreben?

https://www.phoronix.com/review/amd-strix-halo-avx512

 

[Innocience]

So ganz erschließt sich mir nicht, warum man weiterhin nach E und P Kerne aufteilt, wenn - soweit mein Verständnis - das den Sinn der E Kerne komplett in Frage stellt. Eigentlich sollten es ja mal auf Fläche optimierte Kerne sein. Ich kann mir nicht vorstellen, dass AVX nicht doch wieder eine Große Menge an Fläche schluckt.

 

[stefan92x]

Ist es nicht eine Sache der FP Genauigkeit und nicht der Geschwindigkeit?

Nein. AVX512 bietet keine höhere Genauigkeit als AVX2, sondern verarbeitet nur mehr Zahlen gleichzeitig. Wo ein AVX2 Rechenwerk vier 64bit-Berechnungen gleichzeitig schafft, schafft AVX512 eben acht.

So ganz erschließt sich mir nicht, warum man weiterhin nach E und P Kerne aufteilt, wenn - soweit mein Verständnis - das den Sinn der E Kerne komplett in Frage stellt.

Ja und nein. AMD schafft es auch, kleine und große Cores mit AVX512 zu bauen, das scheint sich zu lohnen. Interessant ist aber die Frage, ob die verschiedenen Architekturen wirklich sinnvoll sind. AMD erzielt mit einer Architektur und einem logischen Design, aber unterschiedlichen Silizium-Implementierungen (taktoptimiert vs flächenoptimiert) einen ähnlichen Effekt wie Intel mit zwei verschiedenen Designs. Es ist offensichtlich, dass sich AMD da einiges an Entwicklungskosten und Scheduling-Komplexität sparen kann.