News Intels Monster-APU?: HWiNFO bestätigt Razor Lake-AX

[MichaG]

Gerüchte um einen Intel-Prozessor der „AX“-Reihe mit besonders starker Grafikeinheit erhalten durch das Systemtool HWiNFO neue Nahrung. In einem Ausblick auf kommende Features wird nämlich vorläufiger Support für Razor Lake-AX genannt. Zumindest der Codename ist damit bestätigt.

Zur News: Intels Monster-APU?: HWiNFO bestätigt Razor Lake-AX

 

[Kadett_Pirx]

Intel "glänzt" wieder mit Gerüchten...

 

[Flutefox]

Das wäre nach Strix Halo wieder mal ein interessanter Release. Nach den Erfahrungen mit Strix Halo aber dann vermutlich viel zu teuer und kaum Desktop Design Wins. Wäre vmtl. eine sehr gute HTPC/Wohnzimmer PC APU.

 

[SpartanerTom]

Eigentlich genau die Chipklasse über die ich mich die letzten Jahre am meisten "gefreut" habe. Leider aber wahrscheinlich (mitunter auch wegen KI Funktionen) wie Strix Halo/Gorgon Halo auch entsprechend teuer.

 

[y33H@]

Strix Halo hat kein MoP, der LPDDR5X sitzt ganz normal auf dem Mainboard.

 

[Simanova]

Die Marktlage ist recht gut für solche APUs. Intel kann hohe Preise verlangen, deutlich mehr als bei klassischen Desktop Prozessoren. Ich habe selbst einen Ryzen 395 Max der ohne Bastelarbeiten auf 7300 Punkte im 3DMark Nomad kommt, und damit das Niveau einer RTX 4060 erreicht. Dazu haben solche APUs massiv GPU Speicher, in meinem Fall kann ich bis zu 48GB Videospeicher zuweisen, mehr als eine RTX 5090 bieten kann.

Der GMKTec Evo X2 war eine zeitlang für 1699 Euro im Angebot (1TB SSD, 64GB 8000 LPDDR5X), was bei den aktuellen Preisen kein schlechtes Angebot (war).

Der Leistungsbedarf solcher APUs liegt bei 65-105 Watt und bietet damit eine höhere Effizienz als eine CPU+GPU Kombo.

 

[frazzlerunning]

Off-Topic, aber wegen des Fotos im Artikel:
Warum werden so Wafer bis an den Rand mit CPU-Teilen belichtet, die sich nicht komplett ausgehen? Da würde ich als Hersteller die vollständigen CPU-Die-Belichtungen in der Mitte machen und am Rand, wo sich keine CPU (oder GPU) mehr komplett ausgeht dann mit NAND vollstopfen.

Klar ist eine logistische Herausforderung, aber (in diesem Fall) Intel hat ja nichts von den unvollständigen CPU-Teilen am Rand, NAND ist gerade super nachgefragt und braucht weit weniger Wafer-Fläche für vollständige Dies? Das wäre doch eine Mehrwert für zb. TSMC?

 

[stefan92x]

Warum werden so Wafer bis an den Rand mit CPU-Teilen belichtet, die sich nicht komplett ausgehen?

Die Masken sind größer als die Dies (also in einer Belichtung können mehrere Dies belichtet werden). Das führt am Rand dazu, dass die Maske über den Wafer hinausreicht, ist aber immer noch viel effizienter, als nur einen Die pro Maske zu belichten.

Die von dir genannte Alternative, unterschiedliche Masken für den gleichen Wafer zu verwenden erhöht die Zahl der Prozessschritte ebenso drastisch. Falls die überhaupt "kompatibel" sind zwischen den Dies. NAND z.B. erfordert andere Prozesse als CPUs/GPUs.

Es ist tatsächlich alles auf die Frage optimiert, wie man mit möglichst wenig Belichtungen möglichst viel verkaufbare Waferfläche erzeugt (denn das ist der teuerste Prozessschritt, bzw erfordert die teuersten Geräte).

10% von einem Wafer wegschmeißen ist einfach günstiger als ihn doppelt so oft in die Belichter zu schicken.

 

[frazzlerunning]

also in einer Belichtung können mehrere Dies Wafer belichtet werden

So gemeint?
Ok, also kommen mehrere Wafer nebeneinander mit einer Maske darüber "in die Belichtungskammer" (sozusagen). Ok, dass macht auch mir klar, warum meine Idee keine brauchbare Lösung ist.
Danke!

 

[Oldtimer]

Intel hat einfach den Anschluss verloren und nie wieder aufgeholt. Ganz wie seinerzeit Nokia.

 

[davidzo]

Zudem soll Razor Lake-AX wie bei Intel Lunar Lake Arbeitsspeicher direkt auf demselben Package bieten. Das wäre eine weitere Parallele zu AMD Strix Halo und würde auch zum BGA-Sockel passen.

Zur News: Intels Monster-APU?: HWiNFO bestätigt Razor Lake-AX

Strix Halo hat kein on Package Ram. Der ist ganz normal daneben auf dem mainboard.

 

[stefan92x]

So gemeint?

Nein, schon so gemeint wie geschrieben. Die Belichtungsmasken sind wesentlich kleiner als die Wafer, aber größer als diese CPU-Dies. (Ungefähr 800mm2 können auf einmal belichtet werden). Der Wafer kommt in den Belichter und wird dann so bewegt, dass er in mehreren Belichtungen Stück für Stück komplett belichtet wird.

 

[PUNK2018]

@frazzlerunning @stefan92x
Ich meine mich zu Erinnern das am Rand die Qualität vom Silizium, im Verhältnis zur Mitte, eh nochmal schlechter ist und das statistisch auch dazu führt das man auch bei den vollständigen "Rand-DIEs" höheren Ausschuss hat (mag auch am Prozess liegen) - also würde man mehr aufwand für einen womöglich super geringen nutzen machen.

 

[stefan92x]

auch dazu führt das man auch bei den vollständigen "Rand-DIEs" höheren Ausschuss hat

Oder zumindest schlechtere Bins. Durchaus üblich, dass die Dies für die Topmodelle eher aus der Mitte kommen, die Dies für teildeaktivierte oder niedriger getaktete SKUs eher vom Rand. Aber eben alles Statistik, keine Garantie jeweils.

 

[crustenscharbap]

Die Marktlage ist recht gut für solche APUs. Intel kann hohe Preise verlangen, deutlich mehr als bei klassischen Desktop Prozessoren. Ich habe selbst einen Ryzen 395 Max der ohne Bastelarbeiten auf 7300 Punkte im 3DMark Nomad kommt, und damit das Niveau einer RTX 4060 erreicht. Dazu haben solche APUs massiv GPU Speicher, in meinem Fall kann ich bis zu 48GB Videospeicher zuweisen, mehr als eine RTX 5090 bieten kann.

Der GMKTec Evo X2 war eine zeitlang für 1699 Euro im Angebot (1TB SSD, 64GB 8000 LPDDR5X), was bei den aktuellen Preisen kein schlechtes Angebot (war).

Der Leistungsbedarf solcher APUs liegt bei 65-105 Watt und bietet damit eine höhere Effizienz als eine CPU+GPU Kombo.

Ich habe eine RTX 4060 im Desktop und ein PC mit Ryzen AI 370 und 32 GB RAM mit 8000 MT/s.

Ich denke das Potenzial ist da, da man den Spielen genug VRAM zuordnen kann und die iGPUs werden erwachsen. Selbst mein HX 370 performt schon heftig. Auch bei der KI (sofern das Programm es kann) können gut 25GB genutzt werden. Auch der Stromverbrauch ist sehr gering. Besonders im Leerlauf. Und natürlich der Formfaktor ist ein mega vorteil. Mein HX370 ist nämlich passiv gekühlt. Mach das mal mit der GPU!

Allerdings gibt noch ein paar Sachen die mich stören. Zum einen sind einige Anwendungen zu doof zu checken dass der VRAM und RAM der Selbe ist. Ich habe 1GB als VRAM eingestellt und 2 von 3 KI Programme meckern. Bei Spielen ist es fast immer unproblematisch. Eigentlich ist es wie Unified Memory bei Apple. Das 1GB VRAM ist nur da damit Programme nicht meckern. Das Zweite Punkt ist der Support: Alleine dass FSR4 nicht für den AI Max 395 kommt ist übel. Richtig übel, denn die iGPU ist definitiv schnell genug dafür. Selbst inoffiziell auf einem HX370 bringt es viel.
3. Die Speicherbandbreite: Wenn ich was in LM Studio was generiere, ist die RAM Bandbreite ausgenutzt und der PC wird langsam. Bei den PC mit der 4060 ist das nicht der Fall.
4. RAM Verbrauch. Spiele sind optimiert dass sie mit 16 GB RAM und 8GB VRAM gut laufen. Wenn es jeweils 7 GB belegt, läuft es. Hat man nur eine iGPU und 16GB RAM, wirds eng.
5. Upgradefähigkeit (könnte bald entfallen). Die Jahre liefen die Spiele meist nicht mehr weil die GPU zu lahm war oder der RAM zu knapp. Bei einer iGPU musste ein neuen Pc kaufen.

 

[frazzlerunning]

Ok, das macht es klarer.

Dann frage ich mich aber, warum dann auch die Randbereiche belichtet werden mit abgeschnittenen Dies. Das kann ich doch optimieren, dass nur CPU-Dies die vollständig auf dem Wafer sind belichtet werden, die Randbereiche bleiben dann halt zum Teil unbelichtet. (Oder sind nur dort belichtet mit abgeschnittenen Dies, wo aufgrund der Dimension der Maske auch vollständige Dies belichtet wurden.) Spart mir doch Belichtungszeit.

auch bei den vollständigen "Rand-DIEs" höheren Ausschuss hat

Gut das vernichtet die Idee den Rand mit (NAND oder) anderen kleineren Dies zu füllen.

Erklärt aber nicht, warum in diesen Fotos von Wafern immer komplett bis zum Rand mit Teilen von Dies voll belichtet wird.
Je nach Die-Seitenverhältnis kann man ja nie die volle Fläche nutzen, aber man kann bei ASML doch sicher den Belichter so programmieren, dass man unvollständige Dies am Rande gar nicht belichtet.

 

[Cabranium]

Wird nicht daran gesrbeitet Waffer direkt eckig zu zuschneiden um die Belichtung und ausbeute verbessern und um den „schlechten Rand“ gleich wieder in die aufsrbeitung zu werfen? Da gab es doch auf CB ein oder zwei Berichte.

 

[mkl1]

Aufseiten der CPU wird für die Razor-Lake-Generation der Einsatz von neuen P-Kernen (Griffin Cove) erwartet.

Erwartet wird Coyote Cove, weil RZL-AX ein rebanded NVL-AX sein soll. Das gleiche für die anderen mobilen RZL. Richtig neu wird es nur für die Desktop Modelle. In der Tabelle fehlt im übrigen Xe3P. Die größeren iGPUs sind alle Xe3P bei NVL/RZL.

 

[xexex]

Dann frage ich mich aber, warum dann auch die Randbereiche belichtet werden mit abgeschnittenen Dies.

Das wurde dir hier schon erklärt, weil die Masken viel größer sind.

Wenn du mit solchen Masken runde Flächen belichtest, kommen zwangläufig auch unbrauchbare Dies heraus. An dieser Stelle völlig egal, man optimiert auf möglichst wenige Belichtungen. Technisch gesehen musst du dir das einfach so vorstellen.

Ergänzung (Heute um 12:25)

Wird nicht daran gesrbeitet Waffer direkt eckig zu zuschneiden

Wäre mir neu, aber spätestens mit High-NA wird die Maskengröße nochmal verringert werden müssen. So entsteht zukünftig mehr ungewollt weniger "Ausschuss".

 

[DevPandi]

Das wäre nach Strix Halo wieder mal ein interessanter Release.

Auf jeden Fall und bei 16 Xe-Kernen wäre das auf jeden Fall etwas, was Strix Halo "gefährlich" werden könnte. Bei 32 Xe-Kernen sogar über flügeln und könnte AMD dazu zwingen selbst noch mal größere Halos raus zu bringen.

Dazu haben solche APUs massiv GPU Speicher, in meinem Fall kann ich bis zu 48GB Videospeicher zuweisen, mehr als eine RTX 5090 bieten kann.

Viele LLMs als auch Bildgeneratoren hängen in der Regle auch im Speicherlimit und dem "Tiling" - also warten auf den Speicher, als das die Tokengenerierung so lange dauert. Und mit 48GB ist man da echt im Vorteil.

Warum werden so Wafer bis an den Rand mit CPU-Teilen belichtet, die sich nicht komplett ausgehen? Da würde ich als Hersteller die vollständigen CPU-Die-Belichtungen in der Mitte machen und am Rand, wo sich keine CPU (oder GPU) mehr komplett ausgeht dann mit NAND vollstopfen.

@stefan92x - erst mal super beschrieben im Ganzen. Aber irgendwie - falls ich es überlesen habe, entschuldige:

Der Grund, warum auch der Rand belichtet wird, ist eigentlich relativ banal: Der Wafer liegt auf einem Tisch mit X und Y Kordinate und da die Belichtung ein relativ empfindlicher Prozess ist, wird hier bewusst relativ stumpf mit der Verschiebung um sowohl das X und Y-Offset der Maske gearbeitet.

Die erste Belichtung fängt bei x: 0, y:0 an. Anschließend wird der Wafer um das X-Offset verscoben, bis man am ende an der Endkordinate ist, dann setzt sich es auf X:0 zurück und das Y-Offset wird gesetzt. Das ist einfacher, spart Komplexität. Und gerade bei solchen empfindlichen Arbeitsschritten ist es echt gift, wenn man quasi zig offesets auf der x achse setzen müsste nur um irgnedwie eine rand nichz u belichten.