News Was erwartet uns mit dem Prescott?

[DjDIN0]

http://www.chip-architect.net/news/Prescott_Yamhill.jpg

 

[BodyLove]

@mehrpack "vollzustimm"

@mat3003

hohoho, so leicht ist es nicht. selbst wenn er man einen 2ten Speichercontroller einbaut, so müssten sich die beiden Cores den Cache teilen. einen weiteren Cache ausbau halte ich so kurzfristig für unrentabel. den er hat schon über 150Mio transistoren. um nochmal ca.1Mb cache draufzutun, braucht man immerhin noch dutzende Millionen transistoren.

laut DjDINOs link, baut intel darauf, 2 seperate level1cache einzubauen, wobei ich nicht verstehe, was level1cache low und high zu bedeuten haben. sie bekommt anscheinend auch sepate Register. naja hier um den link von DjDINO zu vervollständigen, die erklärung:

http://chip-architect.net/news/2002_04_16_Prescott_Prospects_.html

 

[BodyLove]

ach ja und für diejenigen, die die seite nicht ganz auf englisch verstehen konnten. eine einfache übersetzung findet ihr hier:

http://translate.google.com/transla...de+Vries+prescott&hl=de&lr=&ie=UTF-8&oe=UTF-8

 

[mat3000]

der tejas wird aber definitiv 2MB L2 chache haben ...