News AMD Analyst Day: Details zur neuen Architektur

[HOT]

Da hier ja einige schlaue Leute von nanos/Architektur/Qualität/Fertigungsprozess und Leistung u.s.w. was posten dann könnt ihr das mir ja mal erklären was für ein vorteil oder nachteile (keine Ahnung) die niedrige nano technologie hat? wird ja auch irgendwann eine32 nm-Silizium Technologie geben, oder erklärt mir doch mal was genau die Bedeutungen haben wie z.b. up to four 16 bit Hyper transport oder split power planes, 8 Bit breiten I/O-Anschluss, 4 Double Precision (128 Bit) Gleitkommaoperationen, Bit-Manipulation (LZCNT/POPCNT), HyperTransport-Anbindung Version 3, Optimierungen der Sprungvorhersage und den Ausführungseinheiten und was genau die Vorteile von diesen Verbesserungen sind und auch vom L3 Cache der eingesetzt wird?! wieviel MB reicht aus um die Leistung zu steigern? Könnt ihr mir da helfen? Ich meine, da die meisten ganz genau wissen welcher CPU mehr Preis/Leistung und Qualität ereicht kennt ihr ja die genauen Bedeutungen und könnt ja danach vergleichen, oder? Also mich würde das freuen wenn ich zu diesem Thema ne genaue erklärung bekommen würde und empfehlt mir bitte nicht irgendeine Internet Seite. Ich möchte das gerne von euch, mit euren eigenen Worten erklärt bekommen, wenn es möglich währe? Bitte!

- 32nm = Gatelänge im Transistoren Gatter. Um eine solche Strukturbreite zu erreichen muss man physikalisch sehr tricksen. Einige Tricks heißen Stretched Silicon (auseinandergezogenes Silizium Atomgatter), SOI (eine Isolatorschicht ermöglicht kleinere Transistoren und somit kürzere Schaltzeiten) usw. Verschiedene Hersteller verwenden verschiedene Tricks die verschieden viel bringen, ein Vergleich nur über die Strukturbreite ist als einfach Blödsinn.
- 4 16Bit HT Links sind einfach mehr als jetzt. Ein Opteron 8xx bietet z.Z. maximal 3 HT Links.
- Split Power Planes bedeutet, dass jeder Kern sein eigenes Powermanagement bekommt und jeder Kern separat getaktet werden kann
- Keine Ahnung wo du den 8 Bit I/O Anschluss hast
- 4x 128Bit Gleitkomma Operationen: Im SIMD Modus (siehe wiki) können 4 128Bit genaue Fliesskommazahlen gleichzeitig erzeugt werden. Das hat aber keinen Einfluss auf Skalare Berechnungen, wie sie in einer CPU am meisten benötigt werden.
- Die angesprochenen Bit Manipulationen sind Erweiterungen der SSE Einheiten, die direkt von Hand programmiert und/oder in Compiler eingebaut werden können um die Performance zu verbessern.
- HT3 ist einfach die 3. Version des HT Links, der einfach höher getaktet ist.
- Verbesserte Sprungvorhersage: Die Sprungvorhersage ist im Prinzip eine Tabelle, die aufgrund von vorhergehenden Sprüngen Einträge speichert. Anhand dessen kann ermittelt werden, welcher Sprung folgt und dieser wird dann schonmal in die Pipeline geschoben. Ist der Sprung trotzdem falsch, wird das berechnete Ergebnis verworfen. Je mehr Einträge in der Tabelle, desto genauer die Sprungvorhersage.
- Optimierungen in den Ausführungseinheiten kann vieles heißen, gemeint ist hier aber der OOO Teil der Einheiten, also nicht das was während sondern was vor und nach der Berechnung mit Daten und Befehlen passiert.
- L3 Cache: Einfügen einer weiteren Cache Hierarchie. Das hat zur Folge, dass man den L2 Cache schneller aber dafür kleiner gestalten kann. Wie gut dieses Konzept ist wurde bei Intels Gallatin Kern (Pentium 4EE im Northwood Zeitalter) schon mit grossem Erfolg gezeigt. AMDs L3 Cache ist ähnlich wie beim Gallatin, nur exklusiv gehalten und ist jeweils für 2 Kerne designt, nicht nur für einen.

 

[w0mbat]

@LatinoRamon:
Der L2-Chache ist für eine AMD CPU viel weniger wichtig als für eine Intel CPU, da AMD kein FSB-problem hat. Deshalb sind 2MB L2-Chache für einen K8L mehr als genug. Kleiner Struktur bringt mehr Platz, kleiner Dies und somit auch weniger Kosten. Die ganzen Sachen die du jetzt liest sind vorallem für Server wichtig.

@ kann ich dir sagen: nähmlich keine wirklich nennswerten im gegensatz zur konkurenz. der k8L ist so eine übelste scheise ein aufgebohrter a64 .... der conroe rockt jetzt erstmal im wenn der k9 raus kommt ( die nähste neue amd technologie , kommt ein halbes jahr später die 2te neue intel tehnologie ( und ih meine nicht größe des fertigungs prozesses). gut die amd fanboys komenjetzt wider mit irgndeiner scheisse , aber was soll man mahen wenn man unterlegen ist auser mülll reden ... ich hab jetzt seit über 6 jahren nur amds und ich muss sagen es gibt immo keine vergleichbaren intels (preis leistung) aber das ädert sih nähsten monat.
was will man auh anderes erwarten wenn ein kliner wettbewerber (amd) versucht in sachen forschung gegen den ABSOLUTEN marktführer anzutreten ( intel mit mehr als dem 100fachen an gewinn) da hat der größere nunmal mehr geld um die tollen entwikler zu bezahln ...

Noch mehr Scheisse in einem Post geht wohl nicht. Daß der K8L nicht nur ein leicht aufgebohrter K8 ist sieht ja jeder Blinder an den Die-Shots. Der K8L wird den jetzigen Conroe sowas von wegrocken, da tut Intel einem schon ein wenig leid.

 

[BigChiller]

Schaut euch das letzte Bild an!!!!

"Perforemence-per-Watt leadership" !!!

Genau das ist die Intel Core 2 (Intel Mikroarchitektur), die kopieren die xD
Genau daran arbeitet Intel schon seit 3 Jahren, ansonsten hätten die beim Pentium bleiben können.
Wenn der Conroe rauskommt wird er alles plätten, aber wenn der rauskommt (der genau diese Technologie kopiert) wirds anders aussehen.

Der Intel COnroe arbeitet jetzt nämlich nach dem Prinzip "je mehr watt, desto mehr Leistung", mit der Formel lassen sich heutige Prozzessoren entweder um 10-fach Perforemence steigern, oder die Verlustleistng nd Wärmeentwicklung um bis zu 10-facghe zu senken.
Da muss man erstmal drauf kommen.

 

[LatinoRamon]

@HOT

Dankeschön Hot, deine erklärung hat mir gefallen. Werde mir deinen namen merken, vielleicht weist du warum ich diese Fragen gestellt habe, weis nicht...

@w0mbat
Fast richtig. Aber ok. (ein dankeschön gillt auch an dich)

Der L2-Cache ergänzt den First Level Cache und wird abhängig vom Prozessor mit halben oder vollem Core - Takt betrieben.

Der L2-Cache einer CPU wird verwendet, um die Verbindung zwischen Arbeitsspeicher und Prozessor zu sichern, sodass Daten nicht verloren gehen, sondern kurzzeitig im Cache zwischengespeichert werden, falls der Arbeitsspeicher nicht mehr mit der CPU mithalten kann. Der Cache ist üblicherweiße 512kb-4MB groß.
Ältere Versionen des L2-Cache arbeiten asynchron (Ansteuerung bei Bedarf) und damit relativ langsam.

Heute gibt es die schnelleren synchronen Varianten, insbesondere der Pipeline (d) Burst-Cache.

Neuere Versionen des L2-Cache werden derzeit bei AMD in den Chip des Prozessors integriert; dort können sie mit höheren Taktfrequenzen betrieben werden als bisher. Außerdem kann dann ein weiterer Cache benutzt werden, der Third-Level-Cache (oder L3-)Cache.
Der L3-Cache ist ein Cache-Speicher, der zum ersten mal im Prozessor K6-3 von AMD Anwendungen fand. Allerdings optional und außerhalb des Prozessors auf dem Motherboard.

Zum Thema FSB und Features was du sagtest:

Die Direct Connect Architecture des AMD zählt ganz klar zu den Features, die dem AMD-Chip leistungsmäßig helfen – dafür schraubt Intel eben die FSB-Geschwindigkeit kontinuierlich nach oben“, beschreibt Haff die jeweilige Strategie. Der eine Ansatz sei nicht grundsätzlich besser als der andere, es hänge alles an den relativen Latenzen und Bandbreiten. „Klar ist jedoch, dass dem Parallel-Bus bei den heutigen Taktfrequenzen über kurz oder lang der Saft ausgeht“, stellt der Illuminata-Mann fest. Deshalb rechne man allgemein damit, dass die für 2007 angekündigte einheitliche Verbindungstechnik von x86- und Itanium-Architektur – das Common System Interface (CSI) – serieller Natur sein wird.

So ist die Entscheidung im Dualcore-Rennen zunächst vertagt.

 

[Unisoldier]

keine vier nur zwei; jede cpu zwei kerne: weil Dual Core. ;-}