News AMD Zen 6 auf AM5: Nicht nur Ryzen-9000-Platine mit 64-MB-BIOS fit für Zen 6?

[Stahlseele]

Warum ist das eigentlich immer noch so wenig?
Selbst 1GB Chips kosten in der Produktion wahrscheinlich nicht viel mehr als 64MByte . .

 

[mibbio]

So läuft das schon seit Jahren - war damals das gleiche mit den 16MB BIOS.

Bei AM4 mit kleinem 16 MB BIOS war es aber auch weniger problematisch. Denn dort brauchte man, wenn nicht unnötig Speicherplatz mit Grafiken verschwendet wurde, nur Bristol Ridge rauswerfen, welches DIY eh recht irrelevant war.

Ohne übertriebenen, und eigentlich unnötigen, grafischen Schnicschnack im UEFI-Menü und ohne Bristol Ridge hat man auch sämtliche Zen 1 bis Zen 3 CPUs in ein 16 MB UEFI bekommen, siehe meine in 2 Beiträge über dir erwähntes ASRock AB350M Pro4.

Dann hab ich im UEFI halt keine fancy animierten Grafiken für die Lüftergeschwindigkeiten oder ähnlichen Klimbim, aber das braucht man auch nicht wirklich. Oder sitzen Leute stundenlang vor dem UEFI Menü und gucken sich die Grafiken an?

Ergänzung (10. Oktober 2025)

Warum ist das eigentlich immer noch so wenig?
Selbst 1GB Chips kosten in der Produktion wahrscheinlich nicht viel mehr als 64MByte . .

Siehe Beitrag #165 von mir weiter oben, besonders den zweiten Absatz. Es geht nicht immer darum, was verfügbar ist, sondern auch darum, wie technisch sinnvoll es ist.

Per SPI angebundener NOR-Flash ist halt einfach arschlahm, auch was das Lesen angeht. Mit nem 1 GB Speicherchip würde es mehrere Minuten dauern, bis du nach dem Einschalten überhaupt die erste Anzeige auf dem Bildschirm siehst und ein neues UEFI flashen vermutlich ne Stunde oder länger.

 

[RKCPU]

AM5+

• Unterstützt einen verbesserten Speichercontroller mit CUDIMM Support.
• Chipsatz mit PCIe 5 angebunden.
• USB4 im Chipsatz integriert und damit 4 PCIe Lanes befreit.
• Weitere Verbesserungen beim Chipsatz.

Natürlich laufen die neuen CPUs dann trotzdem auf dem alten AM5 Boards. Es fehlen dann nur ein paar Sachen.

AM5+ würde ja noch lange produziert werden und ne I/O Unit mit s.u. vertragen:

• N4c Fertigung
• 2 * Zen LP
• 4 CU RDNA 3.5
• AI Unit mit >40 TOPS
• optimiertes Speicheranbindung
• für Zen 5 und Zen 6 Chiplets

Für AMD 6 käme dann nur Zen 6 mit N3 I/O, die deutlich mehr CU's und 196 Bit Anbindung bekäme.
Auch 'AMD und SONY enthüllen Fortschritte bei Project Amethyst' wäre Ansatz so eine Performance ähnlich PS/5 mit weniger CU's aber viel mehr AI zu packen, die aber auch jenseits Games verwendbar wäre .. oder?

 

[ETI1120]

Ein ein neuer Name macht es allerdings übersichtlicher. Erst recht, wenn man schnelleren Speicher braucht um die maximale Leistung bei ZEN6 zu erreichen.

AM5+ wäre nur dann als Bezeichnung sinnvoll, wenn es neue Features bringt sollte die AM5 fehlen. Ansonsten würde AM5+ nur Verwirrung stiften.

Um alle Zweifel auszuräumen, die neuen CPU müssten trotzdem auf AM5 funktionieren, natürlich würden die Features fehlen die AM5+ bringen würde.

Wenn eine neue Generation Motherboards mit Zen 6 kommen sollte wird sie ja so oder so neue Bezeichnungen bekommen.

 

[Stahlseele]

@mibbio
aaah danke!

 

[RKCPU]

@ETI1120
AM 5+ hätte ja höhere DRAM Geschwindigkeiten und bessere Anbindung Chipsatz, was bestimmte CPUs erfordert.
Das könnte ein N4c I/O Chip bedeuten, der auch Zen 5 unterstützt für z.B. Hexacore und 8-fach Core. Zen 6 dann 10er und 12er Cores.
AI plus RDNA 3.5 und AM5 + hätten dann ein +3 Jahre Leben bis min. Ende 2028.

Zen 6 plus performante GPU dann in N3 auf AM6 in 196 Bit.

 

[ETI1120]

AM5+ würde ja noch lange produziert werden und ne I/O Unit mit s.u. vertragen:

Der IOD ist Betandteil des SoC und nicht von den Mainboards.

Zen 6 bekommt einen neuen IOD und auch noch ein neues Packaging.

 

[ETI1120]

AM 5+ hätte ja höhere DRAM Geschwindigkeiten

Die DRAM-Geschwindigkeit hängt AFAIU hauptsächlich am Memory Controller. Der ist Bestandteil des IOD und nicht der Plattform.

und bessere Anbindung Chipsatz, was bestimmte CPUs erfordert.

Die Chiplet-Ryzen haben PCIe 5.0.
Es ist das "Chipset" das nur PCIe 4.0 beherrscht.
Für ein neues "Chipset" braucht man kein AM5+

Die 8000G und 9000G (Gorgon Point) haben nur PCIe Gen 4 und für die wäre es eh egal

Für mehr PCIe-Lanes ist IMO kein Platz im Sockel. 1 Lane braucht 4 Pins. Wenn man sich das Pinout von AM5 anschaut, hat AMD die Pins nicht wild verteilt sondern in genau angeordnet. Damit kommt man mit den unbelegten Pins nicht weit und wo will man zusätzliche Pins unterbringen.

Ich halte die Debatte über AM5+ für eine rein theoretische Angelegenheit.

Das könnte ein N4c I/O Chip bedeuten,

Die Gerüchte besagen N3P, schau'n mer mal

der auch Zen 5 unterstützt für z.B. Hexacore und 8-fach Core. Zen 6 dann 10er und 12er Cores.

Das neue IOD kommt für Zen 6. AMD wird keine Ressourcen verschwenden, um das neue IOD auch noch für Zen 5 bereitzustellen. Zen 4 und Zen 5 passen ganz so wie sie sind als Einstiegslösungen für AM5.

AI plus RDNA 3.5 und AM5 + hätten dann ein +3 Jahre Leben bis min. Ende 2028.

Mit AI Engine und GPU könnte sich N3P für den IOD lohnen.

Wir werden sehen, ob AMD diesen IOD auch für Zen 7 verwendet.

Zen 6 plus performante GPU dann in N3 auf AM6 in 196 Bit.

Zen 6 wird nicht auf AM6 kommen. Es wird zeitlich schon für Zen 7 knapp.

 

[ETI1120]

AM 5+ hätte ja höhere DRAM Geschwindigkeiten

Die DRAM-Geschwindigkeit hängt AFAIU hauptsächlich am Memory Controller. Der ist Bestandteil des IOD und nicht der Plattform.

und bessere Anbindung Chipsatz, was bestimmte CPUs erfordert.

Die Chiplet-Ryzen haben PCIe 5.0.
Es ist das "Chipset" das nur PCIe 4.0 beherrscht.
Für ein neuens Chipset braucht man kein AM5+

Die 8000G und 9000G (Gorgon Point) haben nur PCIe Gen 4 und für die ist es eh Egal

Das könnte ein N4c I/O Chip bedeuten,

Die Gerüchte besagen N3P, schaun mer mal

der auch Zen 5 unterstützt für z.B. Hexacore und 8-fach Core. Zen 6 dann 10er und 12er Cores.

Das neue IOD kommt für Zen 6. AMD wird keine Ressourcen verschwenden, um das neue IOD auch noch für Zen 5 bereitzustellen. Zen 4 und Zen 5 passen ganz so wie sie sind als Einstiegslösungen für AM5.

AI plus RDNA 3.5 und AM5 + hätten dann ein +3 Jahre Leben bis min. Ende 2028.

Mit AI Engine und GPU könnte sich N3P lohnen.

Wir werden sehen, ob AMD diesen IOD auch für Zen 7 verwendet.

Zen 6 plus performante GPU dann in N3 auf AM6 in 196 Bit.

Zen 6 wird nicht auf AM6 kommen. Es wird schon für Zen 7 knapp.

 

[hans_meiser]

So kurz vor AM6 (relativ gesehen) macht AM5+ wirklich keinen Sinn. Das wär' ja dann ein Sockel für maximal 2 generationen.

Ob man AM5+ so auslegen könnte, daß er auch DDR6 unterstützt und Zen 7, ist fraglich. Warum dann nicht gleich AM6? AM5 hat seine langlebigkeit gezeigt und kann schlafen gehen. Hat AMD gut gemacht mit Zen6 auf dem Horizont für AM5.

 

[RKCPU]

@hans_meiser
Der Absatz Desktop ist bescheiden, beim Mobilmarkt und Thin Clients schon besser. Und dort kommt LPDDR6(x) in 192 Bit und ggf. 96 Bit.

AM6 benötigt bei 192 Bit andere Speichermodulstruktur, was auch Akzeptanz der Kunden erfordert. Also wartet AMD lieber etwas.

-----------------------------------
https://www.computerbase.de/news/ma...ck-bestaetigt-zen-6-auf-am5-mainboards.94629/
https://www.computerbase.de/news/pr...s-zu-zen-6-medusa-point-durchgestochen.92677/

ASUS hat ein Mainboard mit PCIe 5.0, was Leute mit externer GPU anspricht.

ASROCK dann PCIe 4.0 - incl. M.2 NVMe, was eher APU's vermuten lässt.
Nur eine Zen 6 APU mit vielen Hochleistungs-RDNA wird eher zu teuer um für solche Mainboard Sinn zu ergeben.

So ganz logisch erscheint mir das nicht, zumal ein Chiplet in N2 als 8-fach Core mit 4 von 12 Cores deaktiviert Vergeudung wäre, 10-fach statt 12-fach macht da mehr Sinn.

 

[Tigerfox]

@Jan : Ich komme leider erst heute dazu, das Update der Meldung zu kommentieren, obwohl ich es gestern bereits gelesen hatte. Wenn also in den zahlreichen Kommentaren schon ähnliches gesagt wurde, bitte ich um Entschuldigung, kann es aber auch nicht alles heute noch durchlesen.

Ich muss Eure Berichterstattung in dieser Sache deutlich kritisieren. Ihr schürt unnötig genau die Unsicherheit, welche die Hersteller haben wollen, um diese unnützen 64MB-Platinen zu verkaufen.

Es ist absolut absurd, anzunehmen, dass Boards mit 32MB-Bios irgendwie benachteiligt würden, ganz einfach weil es bis zu den MSI-Boards von vor einer Woche keine Boards mit 64MB-Bios gab, soweit ich das sehen konnte. Selbst die teuersten X870E-Boards haben noch 32MB-Bios.

Bei MSI wird das größere BIOS sehr eindeutig für anderes genutzt wie das Hinterlegen des Netzwerktreibers, damit man schon bei der Win11-Installation seinen MS-Account erstellen muss. Es ist legitim, hier Vermutungen anzustellen, dass das vielleicht irgenendwann für zukünftige Generationen eine Rolle spielen könnte, aber absurd, schon bei Zen6 davon auszugehen. Damit hätten wir effektiv so einen Bruch wie zwischen Kaby Lake und Cometlake bzw. Sockel 1151v1 und v2, und den kann AMD nicht riskieren, gerade nach den Versprechungen über Langlebigkeit, die man gemacht hat.

Nun erscheint eine Asus-Werbung für ein neues Board mit 64MB-BIOS, auf Japanisch, und nur weil dort 64MB zu lesen ist, konstruiert ihr eine Notwendigkeit von 64MB-BIOS-Chips für Zen6, offenbar ohne den japanischen Text zu übersetzen und die These zu eruieren.
Das finde ich schon fahrlässig und ziemlich gefährliche Effektheischerei. Ich bitte um eine Korrektur.

 

[RKCPU]

@Tigerfox,

Ich habe noch alte 64 MByte USB Speicher, aber normal sind Faktor 1.000 höhere Kapazitäten heute.
Sicherlich machen Stückzahlen die 32 MByte nun besonders billig, aber die sind lange am Markt, Upgrade für die nächsten 5-7 Jahre sinnvoll.

ASUS geht das Thema sicherlich nicht leichtfertig an, eher will die Branche nun wechseln.

 

[Tigerfox]

@RKCPU : Ich verstehe nicht ganz, was Du mir damit sagen willst? Dass Asus und MSI einfach auf Nummer sicher gehen wollen? Ja, kann gut sein, aber eventuell wird es auch einfach für tolle bunte neue BIOS-Features benötigt.

Ich find es übrigens schade, das BIOS-Bausteine nicht, wie früher z.B. bei Abit, gesockelt sind und so ausgetauscht werden können. Wobei das AFAIR nie wirklich genutzt wurde, bei meinem Abit hat es letztlich auch nicht geholfen, da Abit bankrott war, ohne Phenom-Support für alte Boards zu liefern.

 

[RKCPU]

@Tigerfox
Bei den Boards wird jeder Cent gespart, nur wenn die Branche insgesamt auf 64 MB Speicher umstellt wäre das akzeptabel für die Hersteller.
Denke die Branche hat genügend Features, die sie gerne mit aufnehmen würden.

Ergänzung (11. Oktober 2025)

@hans_meiser
via 12-Core Ryzen in N2 werden die Boards wieder interessant für die Mainboard-Hersteller.
Wobei auch 10-Core bis 24-Core im Blick sein sollten.

Dazu müssten noch interessante APU's kommen und eine N4c IOD, welche AI und min. 4* CU hat, dazu Zen LP Cores. IOD in N3 und für 2* 12-Core Desktop und 1* 12-Core für Mobil wurde ja schon gezeigt.
Im Mainstream wäre aber eher N4c - nutzbar für Zen 6 und Zen 5 Chiplets - nötig.

Dann hätte AM5+ noch viele Jahre ein Weiterleben ...

Für AM6 käme dann auch erst einmal Zen 6, nur der IOD modifiziert für DDR6 - LPDDR6 - LPDDR6x.
primär erst einmal im Mobil- und Thin Clientmarkt.

 

[Tigerfox]

@RKCPU : Träum weiter, alles unrealistisch. Wir können froh sein, wenn der nächste IOD mehr als ein Shrink ist. LP-Cores will ich im Desktop nicht und ich sehe auch keinen Vorteil. AM5+ hätte keinen Sinn und ich weiss auch nicht, was Du dir davon versprichst.

 

[RKCPU]

@Tigerfox

Intel legt immer noch die Messlatte, dazu nun Bedarf an AI überall.

AMD hat bereits in N4:

Ryzen (AI) 3

Gorgon Point

1 × Zen 5 (Nivana) 3 × Zen 5c (Prometheus)

RDNA 3.5 4 Compute Units 256 Shader-Einheiten

Austausch Zen 5 gegen 2 x Zen LP, dazu die PCIe Lanes erhöhen.
In N4c ein machbares Produkt ...

 

[ETI1120]

@RKCPU : Ich verstehe nicht ganz, was Du mir damit sagen willst? Dass Asus und MSI einfach auf Nummer sicher gehen wollen? Ja, kann gut sein, aber eventuell wird es auch einfach für tolle bunte neue BIOS-Features benötigt.

Es geht doch gar nicht um "auf Nummer sicher gehen wollen".

Es ist ein Werbe-Gag. Die 64 MB sollen die Zukunfstsicherheit unterstreichen. Man nimmt ein paar Cent in die Hand und reklamiert Zukunftssicherheit für das Board.

Und dass jetzt alle mit Zukunftssicherheit kommen, ist IMO mit AMD abgestimmt.

Ich find es übrigens schade, das BIOS-Bausteine nicht, wie früher z.B. bei Abit, gesockelt sind und so ausgetauscht werden können. Wobei das AFAIR nie wirklich genutzt wurde, bei meinem Abit hat es letztlich auch nicht geholfen, da Abit bankrott war, ohne Phenom-Support für alte Boards zu liefern.

Es ist verringert die Marge und ist eine zusätzliche Fehlerquelle. Wo ist der Nutzen für die Boardhersteller?

 

[ETI1120]

@RKCPU : Träum weiter, alles unrealistisch.

Er wird sich von Dir und mir nicht beirren lassen

Wir können froh sein, wenn der nächste IOD mehr als ein Shrink ist.

Was die Anzahl der IO-Funktionen anbelangt kann nicht viel dazukommen. Hier limitiert der Sockel.

Allenfalls könnte AMD einen USB4 Host in den IOD setzen. Der würde dann auf den bisherigen Boards zu USB 3.2 Ports werden. Wäre allerdings ein tolles Alleinstellungsmerkmal für neue Boards, ...

Dass AMD bei Ryzen Zen 6 auf Advanced Packaging gehen wird, ist allgemeiner Konsens. Damit ergibt sich der Wechsel von IFoP zu IF advanced Package (aka Sea of Wires).

Außerdem hat niemand etwas gegen RDNA 3.5 (aktuellere De und En-Coder) oder gegen einen aktualisierten Speicherkontroller.

LP-Cores will ich im Desktop nicht und ich sehe auch keinen Vorteil. AM5+ hätte keinen Sinn und ich weiss auch nicht, was Du dir davon versprichst.

Auch Qlympic Ridge wird wieder als Notebook Chip verwendet. Für diese Anwendung wären LP Cores sehr von Vorteil.

AMD wird früher oder später auch Dense Cores in den Desktop bringen. Ich habe mir angewöhnt Mike Clark wörtlich zu nehmen:

I think as we get more experienced with Windows and see that the scheduling does work, well, I think you'll see us, in desktop, using the compact cores to both get more cores and be more cost-effective. Because it's wasted area \[for performance cores] because we can't run everything at that 5.7 GHz frequency.

https://www.tomshardware.com/pc-com...ast-3nm-launch-zen-5c-cores-for-desktop-chips

Wir werden sehen, ob dies schon mit Zen 6 kommt.

Intel legt immer noch die Messlatte, dazu nun Bedarf an AI überall.

AMD hat bereits in N4:

Ryzen (AI) 3

Gorgon Point

1 × Zen 5 (Nivana) 3 × Zen 5c (Prometheus)

RDNA 3.5 4 Compute Units 256 Shader-Einheiten

AMD hat weit mehr als das. Und sie kommen als Gorgon Point auf den Desktop.
Hast Du Mal nachgesehen wieviel PCIe-Lanes Krackan Point 2 aka Gordon Point 3 hat? Es sind 14.

Wer eine APU will kauft eine APU. Leuten die so oder so eine Grafikkarte einstecken wollen sind 28 PCIe Lanes anstatt 14 PCIe Lanes wichtiger als eine iGPU mit 2 CUs mehr.

Und noch Mal, wo willst Du mehr PCIe Lanes im Sockel unterbringen? Da ist kein Platz mehr.

https://en.wikichip.org/wiki/amd/packages/socket_am5#Photos

Austausch Zen 5 gegen 2 x Zen LP, dazu die PCIe Lanes erhöhen.
In N4c ein machbares Produkt ...

Es ist kein machbares Produkt, sondern Dein abstruses Hirngespinst. Es gibt beim Design von Halbleitern kein Austauschen und gut ist. Es sind komplett neue Dies, die erneut Simuliert werden müssen und für die ein neues Physical Design erstellt werden muss.

Ein neuer IOD bedeutet eine Plattformvalidierung. AMD hat alle Hände damit zu tun dies für den Zen 6 IOD und Gorgon Point zu machen.

Falls AMD in den Zen 6 IOD eine NPU einbaut, dann ist dies ein Unterscheidungsmerkmal gegenüber Zen 5. Wieso sollte sich AMD dieses Unterscheidungsmerkmal nehmen? Wieso sollte AMD Geld für Prodkte in die Hand nehmen, die AMD nächstes Jahr billiger verkaufen muss?

 

[mibbio]

Es gibt beim Design von Halbleitern kein Austauschen und gut ist. Es sind komplett neue Dies, die erneut Simuliert werden müssen und für die ein neues Physical Design erstellt werden muss.

Ein wunderbares Beispiel dafür gab es ja bei Intel. Die hatten Ice Lake voll für 10 nm entwickelt und auch schon auf der Roadmap eingeplant. Da Intel die 10 nm Fertigung aber ewig nicht auf die Reihe bekommen hat, haben sie mit Coffee Lake eine separate Architektur mit 14 nm als "Zwischenlösung" entwickelt. Denn eine für 10 nm entwickelte Architektur (Ice Lake) einfach in 14 nm fertigen funktioniert halt nicht.