News Jensen Huang: Nvidia zieht Arm-CPU-Kerne „von der Stange“ vor

[Pontus]

Ich habe gestern noch ein Video von Ct3003 gesehen. Da waren die Jungs in Taiwan und haben diverse RTX5090 Kartons vor geschlossenen Läden gefunden. Ende vom Lied, in den Kartons waren die Kühlkörper und das Gehäuse, aber Platinen waren raus. Schöne neue Zeit...

Habe ich mir gestern auch angeguckt. Erschreckender fande ich aber die Präsentation von Lederjacke. Im Kern ging es quasi um: je mehr KI-Slop desto mehr Umsatz…

 

[sikarr]

Somit will uns der gute Jensen Handy-Chips als vollwertigen x86 im Clientbereich verkaufen?!

Hat er nicht gesagt und steht da so auch nicht.

Apple hat einen strong memory ordering mode eingebaut, um Kompatibilitaet fuer Software zu erreichen, die fuer Intel entwickelt wurde (ob jetzt mit Rosetta ausgefuehrt oder portiert).

Ist der nicht mit erscheinen des M2 rausgeflogen?

Wenn Nvidia ARM-Kerne verwendet, dann haben sie die Moeglichkeit m.W. nicht.

Die können sich auch was anderes überlegt haben abgesehen davon hat M$ hat Prism dafür.

Kann mal jemand 'spatial multithreading' erklären?

Ich sehe da unweigerlich AMD Bulldozer vor mit den 'aus 1 mach 2' kernen die dann doch irgendwie nur ein kern mit doppelter integer einheit waren.

Falsch gedacht, bei Bulldozer war die Idee dahinter Transistoren zu sparen und einzelne Teile der CPU besser auszulasten in dem z.B. nur eine Integereinheit FPU pro Modul vorhanden war.

Bei Spazial Multithreading geht es genau den anderen Weg, die CPUs haben mehr Rechenwerke um eben gleichzeitig mehre Threads parallel bearbeiten zu könne. Soll heisen, anstatt nur einer Integereinheit was sich 2 Cores teilen müssen hat jeder Core halt 2 Integereinheiten.

 

[Bigeagle]

@sikarr https://de.wikipedia.org/wiki/AMD_Bulldozer -> ich sehe da 2 integer cluster für ansonsten 'einen kern'dass AMD aus einem kern mit 2 integer clustern ein 'modul' gemacht hat das als 2 kerne erkannt wurde ist genau der punkt. das weckte die erwartungshaltung von besserer performance die dann aber eben nicht da war wenn nicht passender integer workload anlag.
Afaik braucht die Integereinheit nicht viele transistoren, deshalb hat man gerade die gedoppelt und nicht den cache, oder die fpu.

wenn spatial mt nun aber doppelten cache, decoder, integereinheit, fließgleitkommaeinheit, etc hat, wo ist der unterschied zu zwei kernen?

 

[sikarr]

@Bigeagle entschuldige, ja es waren nicht die Integereinheiten sondern die FPU die es pro Modul nur einmal gab.

Ergänzung (Gestern um 12:40)

wenn spatial mt nun aber doppelten cache, decoder, integereinheit, fließgleitkommaeinheit, etc hat, wo ist der unterschied zu zwei kernen?

Cache wird z.b. nicht doppelt ausgelegt, Speichercontroller, Interconnect und teile des Frontends auch nicht. Aber ansonsten entspricht es halt vollen Kernen, ähnlich wie AMD es bei den aktuelle Ryzenprozessoren handhabt.

 

[mae]

Ist der nicht mit erscheinen des M2 rausgeflogen?

Ein bisschen naeher dazu recherchiert. Das ganze ist kein offizielles Apple Silicon feature und wurde offenbar fuer Rosetta 2 gemacht. Von "rausgeflogen" habe ich nichts gelesen, und da Rosetta 2 noch immer existiert (wenn auch ab 2027 nur mehr fuer handverlesene Spiele), erwarte ich, dass das Feature bis mindestens 2027 in der Hardware sein wird.

Die können sich auch was anderes überlegt haben abgesehen davon hat M$ hat Prism dafür.

Klar, man kann auch in der uebersetzten Software diverse memory barriers einfuegen, um die schwache Hardware dazu zu bringen, sich wie starke zu verhalten, aber das bremst die schwache Hardware ueblicherweise betraechtlich aus (ausser, wenn die Hardware insgeheim so stark ist, dass die Barrieren noops sind).