News V10 3D-NAND: SK Hynix erhöht auf 375 Layer und setzt auf Molybdän

Wie sieht es mit der Beständigkeit der Daten auf so einem ~400-Layer-Chip aus?
Oder ist das Jacke wie Hose gegenüber einem 280-Layer-Chip von heute?

Meine Unwissenheit ist grenzenlos.
 
  • Gefällt mir
Reaktionen: flo.murr und Loro Husk
@Ostfriese
Die dürfte bei identischer Zellstruktur vermutlich auch in etwa identisch sein. Jedoch werden die Fertigungsverfahren mit jeder Generation ja auch nochmal geringfügig verbessert, weshalb ich davon ausgehen würde, dass die neuen Chips auch geringfügig beständiger werden, oder zumindest nicht schlechter. Aber das werden wohl erst Langzeit-Tests zeigen.
 
  • Gefällt mir
Reaktionen: flo.murr, the_IT_Guy und Ostfriese
Ist schon irre wie es weiter kleiner und kleiner wird. Bei solchen Durchbrüchen würde mich immer interessieren wieviel TB theoretisch jetzt auf eine eine Micro SDXC oder auf einer SSD passen würde.
 
Ja, da freuen sich die Hyperscaler...juhu😐
 
  • Gefällt mir
Reaktionen: fox40phil
Hm, also es wird ja bei den Zellen layer für layer produziert. Das heißt, dass wir mehr Speicher in einer Speicherzelle haben, also auch größere SSDs etc. Aber steigt mit dem Verfahren tatsächlich auch die in einer Zeit gefertigte Speichermenge, oder kommt am Ende die gleiche Kapazität verteilt auf weniger Chips raus?
Will heißen: Reduziert diese Entwicklung für sich genommen nicht eher die produzierbare Geaamtkapazität?
 
Das mit dem Materialchange hat wohl noch einen anderen Grund:

https://winfuture.de/news,159298.html

"China hat den Export von Wolfram nach Japan gestoppt. Das führt zum Produktionsstopp eines essenziellen Gases für die Halbleiterfertigung. "

"Wolframhexafluorid, kurz WF6, ist ein farbloses, hochgradig korrosives und toxisches Gas, das essenziell bei der Chipherstellung ist. Es spielt eine entscheidende Rolle in der sogenannten chemischen Gasphasenabscheidung. Bei dem Verfahren lagert sich Wolfram in mikroskopisch kleinen Strukturen auf den Silizium-Wafern ab. Das Metall verbindet die winzigen Transistoren in modernen Speicherchips. Besonders bei 3D NAND und HBM-Speicher ist das Gas unverzichtbar."

"Um dem entgegenzuwirken, suchen Ingenieure nach Alternativen. SK Hynix plant, bei zukünftigen Generationen von NAND-Speicher auf das Metall Molybdän umzusteigen."
 
  • Gefällt mir
Reaktionen: MichaG, Volvo480, Corpus Delicti und eine weitere Person
@Arboster Ja, Gestern schon gelesen. Das kommt noch zum "KI Hype", "On Top" dazu.
 
  • Gefällt mir
Reaktionen: Arboster
Solange die Anzahl der Layer nur interessantes technisches detail bleibt und nicht zur zielmetrik erklärt wird ...
"Race to 400-Layer NAND" könnte leute auf falsche ideen bringen.

thelittledevil schrieb:
Die sollen mal die kosten optimieren und nicht die speicherdichte.
Wenns dich beruhigt, das ist ein wichtiger Punkt, aber eben trotzdem nur einer von vielen.
Selbst wenn du den Speicher umsonst bekommen würdest wäre eine 1 GB SSD die mit etwa 30 kB/s schreibt absolut uninteressant und dabei ist die kapazität noch großzügig bemessen verglichen mit einer Diskette.
Es sollte schon auch groß, schnell und zuverlässig genug sein. Sonst sind die Kosten evtl auch egal.
 
  • Gefällt mir
Reaktionen: Popey900
thelittledevil schrieb:
Die sollen mal die kosten optimieren und nicht die speicherdichte.
Und was erhöffst du dir dadurch?
Angebot und Nachfrage bestimmen den Preis, und bei der derzeitigen Nachfrage geht jede Kostenoptimierung nur in den Unternehmensgewinn über.
 
  • Gefällt mir
Reaktionen: Loro Husk
@MichaG Das sollten Interferenzen sein ;)
Es wird der Einsatz der sogenannten „Confined SN“-Technologie erwartet, die Inferenzen zwischen den Zellen verringern soll.
 
  • Gefällt mir
Reaktionen: MichaG
Ich finde diese "Mini"-Schritte" der letzen 15 Jahre etwas eigenartig. Man sollte meinen, dass jemand "mal" eine geniale Idee hat und das Limit oder die Leistung deutlich angehoben wird. Stattdessen werden wir mit teurer Preisen zur Kasse gebeten. Kristalle, Quantencomputer etc. was alles schon vor 20-30 Jahren heute machbar sein sollte, haben wir immer noch nicht.
 
Nerdpatrol schrieb:
Aber steigt mit dem Verfahren tatsächlich auch die in einer Zeit gefertigte Speichermenge, oder kommt am Ende die gleiche Kapazität verteilt auf weniger Chips raus?

Die Zahl der Prozessschritte pro Wafer steigt damit auch an, allerdings hat man dabei stand jetzt noch eine Reduktion des Aufwandes pro Speicherzelle gegenüber mehreren Wafern mit weniger Lagen. @thelittledevil Noch werden die Kosten bei gleicher Speichermenge dadurch aber gedrückt.

@Dito
Es gibt vieles von Quantencomputern zu optischen ICs zu Phasenwechselspeichern. Nur ist das halt nicht universell einsetzbar oder finanziell machbar (gerade auch manche Phasenwechselspeicher)
 
  • Gefällt mir
Reaktionen: thelittledevil
lIlSinonlIl schrieb:
Da können sich die Datacenter freuen.
Problem soll auch eher Strom und Arbeiter sein. Garnicht der RAM, NAND usw.... Das betrifft ja nur die Leute die kein Datencenter bauen. :daumen:
Weil dort geht es um TCO, Total cost of ownershio, und dort sind die hohen Preise ja auf dem Papier schon kostendeckend inkudiert! Es freut also wen, eher uns... weil mehr Krümel den kuchen runterfallen könnten.

Sprich Speicherkanpheit exitiert ja nur für uns, weil wir uns dne Markt mit den Datencenter teilen und halt keine lust haben 2 bis 3 fache pro riegel zu bezahlen, was er halt aus der Perspektive des Datencenters Wert ist, um kostendeckend das Teil hoch zu zeihen... wen nicht noch höher... die saugen nur den Markt leer. Sprich da können wir uns freuen, weil es bei uns etwas den Markt entlasten dürfte, weil eben nicht noch mehr Datencenter in gleiche Zeit hochgezogen werden können...
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: Marcel Klappert
STM64 schrieb:
Die Zahl der Prozessschritte pro Wafer steigt damit auch an, allerdings hat man dabei stand jetzt noch eine Reduktion des Aufwandes pro Speicherzelle gegenüber mehreren Wafern mit weniger Lagen.
Wird nicht für jeden zusätzlichen Layer ein eigener Wafer benötigt? Für Transistoren und Speicherzellen brauch man einfach Silizium. Mehrere Lagen auf einem Wafer sind eigentlich nur für Leiterbahnen gedacht. Die bestehen ja auch nur aus einer isolierenden Lackschicht. Und einer leitenden Schicht, die wieder belichtet wird.

Jeder Wafer muss belichtet werden, Hauch dünn abgeschliffen und dann gestapelt werden.
Das erhöht vor allem die Speicherdichten der Speicherchips. Und das hilft den Takt oben zu halten, da man für die gleiche Speicherkapazität weniger Chips benötigt. Dadurch wird das Design der Leiterplatine einfacher und die Leiterbahnen kürzer.
 
Alternate 1
Zurück
Oben