Intel stellt Tulsa mit 16 MB Cache vor
Intel hat seinen letzten Prozessor auf Basis der aussterbenden Pentium-4-Architektur „Netburst“ vorgestellt. Der Neuzugang hört auf den Codenamen „Tulsa“ und will mit zwei Prozessorkernen und einem bis zu 16 MB großen, gemeinsam genutzten Shared-L3-Cache punkten. Als neues Mitglied der Xeon-MP-Familie soll er den in 90 nm gefertigten „Paxville MP“ ablösen.
Tulsa hat somit seinen Codenamen abgelegt und wird nun als „Dual-Core Xeon 7100“-Serie im Rahmen der Multi-Prozessorfamilie Intels vermarktet, die mit AMDs Opteron 800- und 8200-Familie konkurriert. Insgesamt acht Modelle der neuen Prozessorenfamilie hat Intel der Öffentlichkeit vorgestellt, die sich in Stromverbrauch, Frontside-Bus und Cache-Ausbau unterscheiden. Alle Modelle sind zum aktuellen Intel E8501 Chipsatz (Twin Castle) kompatibel. Er wurde im März 2005 zusammen mit dem Xeon MP „Potomac“ eingeführt und ist für Dual-Core-Prozessoren ausgelegt, wie er beim Betrieb der Dual-Core Xeon 7000 (Paxville MP) hinlänglich unter Beweis stellt. Dementsprechend hat sich auch der Sockel mit dem Xeon 7100 nicht geändert: Sockel 604 (mPGA) ist nach wie vor Trumpf. Der nächste Sockelwechsel ist mit dem Quad-Core-Prozessor „Tigerton“ im nächsten Jahr geplant.
Der Dual-Core Xeon 7100 wird in Intels 65nm Prozess gefertigt und verfügt über 1,3 Milliarden Transistoren auf einer Fläche von 435 mm². Die Prozessorkerne teilen sich einen L3-Cache-Speicher von 16 MB, der in den kleinen Modellen auf 8 und 4 MB reduziert wurde. Außerdem steht jedem Prozessorkern ein eigener 1 MB großer L2-Cache zur Verfügung. Die mit dem Itanium 2 „Montecito“ erstmals eingeführte Cache Safe Technology (Codename Pellston) soll außerdem für optimale Zuverlässigkeit beim Zugriff der beiden Kerne auf den Cache sorgen, indem sie Cache-Fehler durch das automatische Abschalten fehlerhafter Segmente deutlich minimiert. Die neuen Prozessoren unterstützen Intels Hyper-Threading-Technologie (die von allen Prozessoren auf Basis der Core-Architektur nicht mehr geboten wird) und sind damit in der Lage insgesamt vier Threads parallel auszuführen. Ebenfalls präsent sind die 64-Bit-Erweiterung EM64T, das NX/XD-Bit sowie Intels Virtualisierungsfunktion VT-X. Die Skalierbarkeit des Xeon 7100 ermöglicht es, Serversysteme mit bis zu 32 Prozessoren zu bauen.
![Features des Intel Xeon 7100 "Tulsa"](https://pics.computerbase.de/1/5/3/7/4/6-1080.2471420477.png)
Intel bietet den Xeon 7100 in zwei Verbrauchsklassen mit 150 und 95 Watt an und ist damit genügsamer als alle Paxville-MP-Modelle, die mit 165 Watt zu Buche schlugen. Hier machen sich die 65 nm feinen Strukturen klar bemerkbar. Im Vergleich zum Opteron ist der Xeon aber noch immer ein Hitzkopf: 120 Watt fürs Top-Modell, 95 Watt beim Mainstream und 68 Watt bei den Stromsparvarianten sprechen eine klare Sprache. Die 7100er-Serie bietet im Vergleich zur früheren Intel Xeon 7000er-Familien eine bis zu doppelt so hohe Leistungsfähigkeit sowie eine nahezu dreimal höhere Leistung pro Watt. Verglichen wurden dabei 4-Wege-System mit den beiden Top-Modellen Xeon 7041 (Codename Paxville MP) und dem neuen Xeon Processor 7140M (Codename Tulsa). Auf seiner Webseite hat Intel darüber hinaus Messungen im Vergleich zum Opteron 8220SE (2,8 GHz) veröffentlicht.
![Performancevergleich Tulsa vs. Paxville-MP](https://pics.computerbase.de/1/5/3/7/4/9-1080.2018420249.png)
Intel hat die Preise für die Xeon 7100 Prozessoren deutlich gesenkt und forciert damit den Kampf mit AMD. Die Intel Dual-Core Xeon 7100 Prozessoren sind ab sofort zu folgenden Preisen erhältlich (bei Abnahme von 1000 Stück) und sollen in Systemen von 40 verschiedenen Herstellern zum Einsatz kommen.
Prozessor | Takt | L2-Cache | L3-Cache | FSB | Verbrauch | Preis |
---|---|---|---|---|---|---|
Dual Core Xeon 7100-Serie „Tulsa“, 65 nm | ||||||
7140M | 3,40 GHz | 2x1 MB | 16MB | 800 MHz | 150 Watt | $1980 |
7140N | 3,33 GHz | 2x1 MB | 16MB | 667 MHz | 150 Watt | $1980 |
7130M | 3,20 GHz | 2x1 MB | 8MB | 800 MHz | 150 Watt | $1391 |
7130N | 3,16 GHz | 2x1 MB | 8MB | 667 MHz | 150 Watt | $1391 |
7120M | 3 GHz | 2x1 MB | 4MB | 800 MHz | 95 Watt | $1177 |
7120N | 3 GHz | 2x1 MB | 4MB | 667 MHz | 95 Watt | $1177 |
7110M | 2,60 GHz | 2x1 MB | 4MB | 800 MHz | 95 Watt | $856 |
7110 | 2,50 GHz | 2x1 MB | 4MB | 667 MHz | 95 Watt | $856 |
Dual-Core Xeon 7000-Serie „Paxville“, 90 nm | ||||||
7041 | 3,00 GHz | 2x2 MB | - | 800 MHz | 165 Watt | $3157 |
7040 | 3,00 GHz | 2x2 MB | - | 667 MHz | 165 Watt | $3157 |
7030 | 2,80 GHz | 2x1 MB | - | 800 MHz | 165 Watt | $1980 |
7020 | 2,66 GHz | 2x1 MB | - | 667 MHz | 165 Watt | $1177 |
Single-Core Xeon MP „Potomac“, 90 nm | ||||||
MP 3,33 GHz/8 MB | 3,33 GHz | 1 MB | 8 MB | 667 MHz | 129 Watt | $3692 |
MP 3,00 GHz/8 MB | 3,00 GHz | 1 MB | 8 MB | 667 MHz | 129 Watt | $1980 |
MP 2,83 GHz/4 MB | 2,83 GHz | 1 MB | 4 MB | 667 MHz | 129 Watt | $1177 |
Single-Core Xeon MP „Cranford“, 90 nm | ||||||
MP 3,66 GHz | 3,66 GHz | 1 MB | - | 667 MHz | 129 Watt | $963 |
MP 3,16 GHz | 3,16 GHz | 1 MB | - | 667 MHz | 129 Watt | $722 |
Für das zweite Quartal 2007 plant Intel die Einführung des Tulsa-Nachfolgers „Tigerton“ (Core-Mikroarchitektur), der den ursprünglich geplanten Quad-Core „Whitefield“ im November 2005 von der Roadmap verdrängt hat. Mit Tigerton geht ein neuer Sockel zusammen mit der Caneland-Plattform an der Start. Der Chipsatz hört auf den Codenamen Clarksboro und soll über getrennte Frontside-Bus-Anschlüsse und Support für FB-DIMM DDR2-667 verfügen. Der Flaschenhals „Frontside-Bus“ soll mit Caneland durch ein „Dedicated High-Speed Interconnect“ beseitigt werden. Jeder Prozessor hängt an einem 8,5 GB/s schnellen Bus (sofern die Roadmap aus Juni 2006 nach wie vor Bestand hat). Dies würde einem klassischen Frontside-Bus Takt von 1066 MHz entsprechen. Insofern könnte mit dem weiterhin Tigerton der klassiche 64 Bit breite Quad-Pumped-Bus zum Einsatz kommen, obwohl ein neues Bus-Interface (Common Serial Interface, CSI) schon länger geplant ist, dass auf eine serielle Datenübertragung setzt soll. Auf einen integrierten Memory-Controller sollte man indes nicht hoffen – Intel möchte niedrige Speicher-Latenzen durch große Caches (und damit weniger Cache Misses) erreichen.