News AMD Ryzen 7000 Mobile: Dragon Range und Phoenix mit mehr Zen-4-Kernen

[ETI1120]

Ich sage nicht, dass AMD damit eine Plattform hinbiegen würde, die fast genauso attraktiv wäre. Aber wozu auch?

Um das geht es nicht. AMD hat plötzlich 2 Plattformen für Zen 4. Und die schlechtere ist für viele gut genug. Somit wird es AM 5 sehr schwer haben sich zu etablieren. AMD ist nicht Intel.

AM5 soll ja unterm Strich dennoch Way2Go bleiben, es würde nur die Wartezeit bis zu 2ndGenDDR5 überbrückt werden.

Aber die Verbreitung wird erheblich beeinträchtigt.

Das Ersatz-IO-DIE wäre dann wahrscheinlich wieder nur auf bisherigem Niveau und bei GloFo gefertigt.

Das ist nicht möglich.
So wie ich es verstehe kommst Raphael mit einer neuen Packaging Technik. Anstatt die Chiplets direkt auf ein Substrat zu packen, wird werden die Chiplets mit Fan Out Technik verbunden. Und das ganze wird aufs Substrat gepackt.

Außerdem hat Zen 4 eine neue Busarchitektur. Diese passt nicht zu den alten IODs. Ganz davon abgesehen das bei Zen 4 der Infinity Fabric auf Pcie 5.0 basiert.

Als Notlösung ließe sich so etwas (weil AMD eh immer noch Kapazitäten bei GloFo hat) sicherlich einschieben.

Diese Kapazitäten werden wohl gebraucht sonst hätte AMD das Wafer Supply Agreement mit GF nicht erweitert.

Wenn ein Halbleiter Unternehmen die Notlösung nicht schon produziert hat, dann brauchen auch Notlösungen schnell Mal 2 Jahre.

Ganz davon abgesehen, dass diese Notlösung auch die Validierung von Zen 4 erheblich aufwändiger macht.

 

[CDLABSRadonP...]

Warum sollte intel dann gewinnen? Die setzen doch auch auf DDR5. Die paar DDR4-Builds und boards kannste vergessen.

Das Szenario sieht doch wie folgt aus: Dadurch, dass neue AMD-CPUs nur in Kombination mit DDR5 nutzbar wären, schießt die Nachfrage nach DDR5 in die Höhe und der 1st-Gen-DDR5 würde somit nochmals teuer und weiterhin schlecht bleiben. Entsprechend attraktiv ist es dann, zu AlderLake mit DDR4-Boards zu greifen.

Ganz abgesehen davon: Ich käme nicht auf den Gedanken, jemanden für AlderLake ein DDR5-Board zu empfehlen. Du etwa? In meinen Augen ist das eine absurde Idee --- nicht nur der Speicher, sondern auch noch die Boards sind aktuell überteuert. Das würde das gute P/L von AlderLake völlig auffressen.

Um das geht es nicht. AMD hat plötzlich 2 Plattformen für Zen 4. Und die schlechtere ist für viele gut genug. Somit wird es AM 5 sehr schwer haben sich zu etablieren. AMD ist nicht Intel.

Im Szenario wäre das aber vollkommen wurscht --- AMD müsste etwas tun, um von DDR5 wegzukommen. Was das kurzfristig für AM5 bedeuten würde wäre egal. Auch in dem Szenario wird weiterhin davon ausgegangen, dass 2ndGen-DDR5 etwas taugt und zwar sowohl im Punkto Quali- als auch Quantität.

So wie ich es verstehe kommst Raphael mit einer neuen Packaging Technik. Anstatt die Chiplets direkt auf ein Substrat zu packen, wird werden die Chiplets mit Fan Out Technik verbunden. Und das ganze wird aufs Substrat gepackt.

Das könnte tatsächlich ein Problem darstellen.

Außerdem hat Zen 4 eine neue Busarchitektur. Diese passt nicht zu den alten IODs. Ganz davon abgesehen das bei Zen 4 der Infinity Fabric auf Pcie 5.0 basiert.

Das hingegen nicht --- es geht ja nicht um die Weiternutzung des alten IO-DIEs, sondern um ein IO-DIE im alten Fertigungsprozess.
PCIe ist abwärtskompatibel.

 

[ETI1120]

Im Szenario wäre das aber vollkommen wurscht --- AMD müsste etwas tun, um von DDR5 wegzukommen.

Kurzfristig gibt es in diesem Geschäft nur dann, wenn man sich vor Jahren auf diese Situation vorbereitet hat. Und das hat AMD offensichtlich nicht.

Was das kurzfristig für AM5 bedeuten würde wäre egal.

Eine zweigleisige Strategie schadet der AM5-Plattform langfristig. Diese Plattform wird die nächsten Jahre prägen.

All in bei DDR5 ist riskant. Keine Frage. Aber es ist nur eine Frage der Zeit bis DDR4 abgelöst wird. Aber was ist schlimmer kurzfristig niedrigere Verkäufe oder eine schlechte Versorgung mit AM5-Mainboards?

Damit muss dann Zen 5 kämpfen.

Auch in dem Szenario wird weiterhin davon ausgegangen, dass 2ndGen-DDR5 etwas taugt und zwar sowohl im Punkto Quali- als auch Quantität.

Es wird keine 2. Generation geben. Es ist ein stehtes fließen. Das Problem sind die Preise, nicht die Qualität. Und bevor es keine unabhängigen Benchmarks gibt wissen wir nicht wie Zen 4 zusammen mit DDR5 RAM skaliert.

Das hingegen nicht --- es geht ja nicht um die Weiternutzung des alten IO-DIEs, sondern um ein IO-DIE im alten Fertigungsprozess.
PCIe ist abwärtskompatibel.

Es ergibt keinen Sinn die IOD derselben Generation auf 2 verschiedenen Prozessen zu produzieren.

Was Du meinst hört sich sicher toll an. Aber die Kosten und Risiken für AMD sind viel zu hoch. Es hat einen Grund warum sich AMD entschieden hat mit Zen 4 auf AM5 zu gehen. Und diese Entscheidung kann man nicht kurzfristig kippen.

Und im Vergleich zu Alder Lake müsste AMD verschiedene SKU für Zen 4 anlegen. Bei Alder Lake entscheidet man sich eine CPU und entscheidet dann ob DDR4 oder DDR5. AMD müsste Ryzen 7000 für AM4 anbieten und andere Ryzen 7000 für AM5.

Bei AM5 ginge wieder die BIOS-Orgie los und dann müsste AMD auch noch AM5 reif bekommen.

...

 

[CDLABSRadonP...]

@ETI1120: Das Posting enthält noch keinen Text.

 

[ETI1120]

@ETI1120: Das Posting enthält noch keinen Text.

Danke

Große Finger kleine Schaltflächen.

 

[LamaMitHut]

Wenn ich das richtig verstehe könnte man also auch ganz einfach Zen 4 3D für das Notebook bringen, ohne großartig was zu ändern?

 

[ETI1120]

Was willst Du damit erreichen?

1. Mehr L3-Cache für CPU
2. Infinity Cache für GPU
3. beides

Ich kann man aktuell nur Option 2 vorstellen.
Für Option 1 sehe ich keine Anwendung und Option 3 wird aufwändig.
Auf L3-Cache on Chip zu verzichten und den ganzen L3 der CPU per X3D zu machen,
ist für viele Segmente zu teuer.

Und einfach wird es nicht weil hier RAM und Logik gestapelt werden. Aber es ist IMO machbar, weil im Notebook die maximale Power nicht ausgereizt wird.

Ich könnte es mir für Phoenix Range so vorstellen:

• U Series: kein X3D
  der DRAM kann die breite GPU nicht auslasten, und deshalb fährt man mit niedrigen Taktfrequenzen und erhält damit eine hohe Effizienz
• H Series: Varianten mit und ohne X3D
  • Ohne X3D, für alle Fälle wo Gaming keine Rolle spielt oder eine dGPU eingebaut wird
  • Mit X3D für mobiles Gaming mit begrenzen Ansprüchen. Würde aber viele mobile Grafikkarten überflüssig machen.

 

[LamaMitHut]

@ETI1120 ich rede nicht von Phoenix, der APU. Hier würde das ganze vielleicht in einer Mini-Konsole wie dem Steam Deck Sinn ergeben.

Ich rede von Dragon Range, was doch mehr oder weniger der Desktop-Ableger ins Notebook verbaut ist. Würde im High End Gaminglaptop zusammen mit einer mobile GPU schön abgehen.

Edit: habs leicht korregiert, da ich mich schwammig ausgedrückt habe

 

[ETI1120]

@ETI1120 ich rede nicht von Phoenix, der APU. Hier würde das ganze vielleicht in einer Mini-Konsole wie dem Steam Deck Sinn ergeben.

Das Problem ist was ist bisher begrenzend, die CPU oder die GPU?
Nur wenn die normale CPU die GPU nicht auslastet, ergibt das einen Sinn.
Aber ist das wirklich der Fall. Hier ist doch die Power der begrenzende Faktor.

Für Systeme wie Steam Deck sehe auch ich keine Anwendung für CPU und dGPU.
Es hat schon seinen Grund dass gerade hier die APUs angewendet werden.

 

[LamaMitHut]

Das Problem ist was ist bisher begrenzend, die CPU oder die GPU?
Nur wenn die normale CPU die GPU nicht auslastet, ergibt das einen Sinn.
Aber ist das wirklich der Fall. Hier ist doch die Power der begrenzende Faktor.

Für Systeme wie Steam Deck sehe auch ich keine Anwendung für CPU und dGPU.
Es hat schon seinen Grund dass gerade hier die APUs angewendet werden.

1. Ist das nicht irrelevant, wenn man dadurch vielleicht effizienter ist? Der 5800x v-cache ist da ja spitze. Im Laptop geht es zudem oft um Full HD, da reicht eine Mobile GPU der nächsten Generation für hohe FPS.

2. Ich auch nicht, habe ja auch gerade von einer potentiellen APU mit 3D Cache gesprochen.

 

[ETI1120]

1. Ist das nicht irrelevant, wenn man dadurch vielleicht effizienter ist? Der 5800x v-cache ist da ja spitze. Im Laptop geht es zudem oft um Full HD, da reicht eine Mobile GPU der nächsten Generation für hohe FPS.

Das ist ein guter Punkt. Die Frage ist wie viel ist die bessere Effizienz wert.
Lassen wir und überraschen.

2. Ich auch nicht, habe ja auch gerade von einer potentiellen APU mit 3D Cache gesprochen.

Hatte ich zuerst falsch gelesen, habe meinen Post später leicht umformuliert

 

[Convert]

So wie ich es verstehe ist mit das IOD das Problem, sondern die Datenübertragung zwischen den Chiplets. So wie ich es gehört habe, wird AMD auf ein anderes Packaging Verfahren wechseln. Damit sollte die Datenübertragung erheblich effizienter werden.

Ich denke auch, dass Dragone Range wie RDNA3 auf Fanout setzen muss. Laut AMD spart man da bis zu 80 Prozent an Strom im Vergleich zu den Organic Package Links, so wie sie auf den Desktop-CPUs umgesetzt sind. Fanout können clock gating, das ist wichtig für mobile. Wäre ziemlich dumm, wenn die das nicht umsetzen würden für Dragone Range.

 

[ETI1120]

Ich denke auch, dass Dragone Range wie RDNA3 auf Fanout setzen muss.

Ich bin hier falschen Informtionen aufgessen.

Ich gehe inzwischen davon aus, dass Zen 4 kein auf Fanout verwendet. Ich bin mir ziemlich sicher: AMD wird für Dragon Range kein Fanout verwenden, sondern ebenfalls Organic Substrate verwenden.

Fanout bietet eine bessere Energieeffizient und ermöglich viel mehr Verbindungen als übliche Organic Substrate. Die Bandbreite, die in den GPUs benötigt wird, kann man mit Organic Substrate nicht erreichen. Die die CPUs benötigen eine deutlich geringe Bandbreite. Hier genügen Organic Substarte.

Natürlich wäre die Energieeeffizienz besser, aber dies ist bei den CPUs nicht entscheidend. Hier kommt es auf die höheren Kosten an. Die Kosten nur für Dragon Range etwas anderes zu machen sind IMO viel zu hoch.

 

[Convert]

Die Kosten nur für Dragon Range etwas anderes zu machen sind IMO viel zu hoch.

Wieso? Kann man den gleichen I-O-Die nicht für Organic Package Links und für Fanout verwenden?

AMD nutzt ja offenbar InFo-oS bei den GPUs

https://fuse.wikichip.org/news/2567/tsmc-talks-7nm-5nm-yield-and-next-gen-5g-and-hpc-packaging/2/

Kann man an die Kontakte vom IO-Die und Chiplet, die für Organic Package Links ausgelegt sind, nicht auch per InFo-oS anbinden? Kann man nicht an die großen Kontakte feinere Fanout-Strukturen anbinden?

 

[ETI1120]

Fanout bringt zwei entscheidende Vorteile:
Erheblich feineren Pitch bei den Kontakten (höhere Kontaktdichte) und erheblich feinere Leiterbahnen und kleinere Abstände zwischen den Leiterbahnen (höhere Liniendichte).

Wenn man nun die bestehenden IOD und CCD auf ein Fanout setzt entfällt der erste Vorteil der höheren Kontaktdichte. Die höhere Kontaktdichte ermöglich eine kürzere Linienführung was einen Teil der Energieeffizient erklärt. Außerdem verursachen die größeren Bumps, die bei organic Stubstraten vewendet werden, AFAIK einen guten Teil der höheren Verluste die organic Substarts anfallen

Fanouts sind wegen der kleine Pitches auf Microbumps ausgelegt und nicht auf die C4-Bumbs die bei den organic Substraten verwendet werden. IMO wird es nicht funktionieren einfach CCD und IOD auf ein Fanout zu setzen. Man müsste IMO auch Versionen von CCD und IOD mit für Fanout geeigneten Micro Bumbs fertigen. Das treibt die Kosten.

 

[Convert]

Fanouts sind wegen der kleine Pitches auf Microbumps ausgelegt und nicht auf die C4-Bumbs die bei den organic Substraten verwendet werden. IMO wird es nicht funktionieren einfach CCD und IOD auf ein Fanout zu setzen. Man müsste IMO auch Versionen von CCD und IOD mit für Fanout geeigneten Micro Bumbs fertigen. Das treibt die Kosten.

Danke für die Antwort. Aber dann ist es doch so, wie ich es mir gedacht habe. Man verwendet die gleichen Wafer wie für Desktop. Nur wenn es zum Packaging geht, muss man statt C4-Bumbs eben Mikro bumbs an die Kontaktstellen setzen und dann das Ganze auf den Fanout-Layer draufsetzen. Klingt für mich erst mal nach reinem Packagingaufwand aber unter vertretbaren Aufwand machbar. Vielleicht liegt dann die Ersparniss auch nur bei 60 Prozent, statt den kolportierten 80 Prozent, weil einige Fanout-Vorteile nicht genutzt werden. Aber viel wichtiger wäre, das Clock-Gating funktioniert, damit man den Teillastbetrieb möglichst sparsam hinbekommt, damit die Akkulaufzeiten enigermaßen in Ordnung sind.
Sowohl Leerlauf als auch Teilllast ist Raphael nicht besser als Zen3:
https://www.computerbase.de/2022-09...nitt_leistungsaufnahme_in_anwendungen_ab_werk

Raphael ist imho aktuell nicht Notebook-tauglich. Höchstens Desktopreplacement-Tauglich.

Was die Kosten angeht. Klar, Fanout ist teurer, aber immer noch günstiger als das was Intel mit Meteor-Lake vorhat. Da setzt Intel ja noch ein komplettes Die mit Kapazitäten unter die eigentlichen Chiplets. Das ist richtig teuer (bringt aber noch mehr Ersparrnis und Flexibilität bei den Chiplets).

 

[ETI1120]

Raphael ist imho aktuell nicht Notebook-tauglich. Höchstens Desktopreplacement-Tauglich.

Dragon Range ist für Desktop-Replacements vorgesehen.

Für alles andere gibt es Phoenix Point

Was die Kosten angeht. Klar, Fanout ist teurer, aber immer noch günstiger als das was Intel mit Meteor-Lake vorhat.

Meteor Lake wurde so designed, weil intel 4 nur für CPUs geeignet ist.
Schauen wir Mal wie das zusammenkleben klappt.

Da setzt Intel ja noch ein komplettes Die mit Kapazitäten unter die eigentlichen Chiplets. Das ist richtig teuer (bringt aber noch mehr Ersparrnis und Flexibilität bei den Chiplets).

Ich bin von Foveros besonders nicht angetan.

Es ist auch möglich im FanOut Kondensatoren zu integrieren.

 

[Convert]

Fanouts sind wegen der kleine Pitches auf Microbumps ausgelegt und nicht auf die C4-Bumbs die bei den organic Substraten verwendet werden.

Hab einen alten Artikel mit ein paar alten Folien von AMD gefunden. AMD nutzte schon beim Ryzen 3000 C4-Bumbs (75-150µm) nur für den 12nm I/O-Die. Bei 7nm Chiplets kamen bereits kleinere CU-Pillers (50-100µm) zum Einsatz. Das Routing auf dem Package dann auch mit 12 Layern, wegen der AM4-Kompatibilität.

https://www.techpowerup.com/256511/amd-ryzen-3000-matisse-i-o-controller-die-12nm-not-14nm

Würde mich interessieren, wie viel Layer es nun bei AM5 gibt...

 

[ETI1120]

Bei Kontakten gibt man gewöhnlich den Pitch (Abstand) an, oft ist der Abstand 2 x Bump-Durchmesser. Bei Leitungen gibt es verschiedene Angaben, manchmal als Breite/Zwischenraum und manchmal als Abstand.

Die Angaben auf den Folien und damit auch im Artikel sind verwirrend. Der Artikel datiert aus 2019, also müsste es um Zen 2 gehen.

Ich habe mich erinnert und einen Foliensatz zu einem ISSCC Vortrag von Sam Naffziger aus dem Jahr 2020 hervorgekramt. Einen ähnlichen Vortrag hat er auch 2021 auf der 48. ISCA gehalten. Hier habe ich die Zusammenfassung als Artikel vorliegen. Bei den Vorträgen ging es hauptsächlich um EPYC.

Der Pitch bei Zen 2 ist 150 µm (IOD) und 130 µm (CCD). Für Zen 4 werden die Werte tiefer liegen. Angstronomics gibt für RDNA 3 einen Pich von 35 µm an.

Sam Naffiziger begründet warum AMD bei Zen 2 kein Silizium Interposer gewählt hat:

1. Der Infinity Fabric bei Zen 2 hat eine Bandbreite von 55 GB/s. Dies ist erheblich weniger als HBM (mehrere hindert GB/s) benötigt. Für HBM ist ein Interposer notwendig, für das Infinity Fabric nicht.
   1. Anmerkung: bei der MI200 werden HBM und GCDs durch Silizium-Brücken gekoppelt. Die beiden GCD werden durch 4 Kanäle Infinity Fabrik gekoppelt. Diese Verbindung geht über das Fanout.
   2. Anmerkung:
      1. Wenn wir alle 8 CCDs zusammennehmen kommen bei Zen 2/3 insgesamt 440 GB/s zusammen. Zen 4 hat (DDR 5) mehr.
      2. Bei der RX7900XT sind es 4,3 TB/s, die tatsächlich von den verfügbaren 5,3 TB/s genutzt werden.
      3. Außerdem sind die Anforderungen bei der RX7900 an die Latzenz erheblich höher, da hier der L3-Cache verbunden wird und bei Zen nur DRAM-Anbindung und Inter-CCD-Kommunikation.
      4. Ich gehe davon aus, dass, solange es nur IOD und CCD gibt, AMD auf organischen Substraten bleibt.
      5. Schauen wir mal was Zen 5 so alles an Chiplets hat.
2. Interposer ermöglichen eine hohe Bandbreite, aber die mögliche Signalstrecke ist eingeschränkt. D.h- Silizium Interposer sind ideal um zwei Chiplets Kante an Kante mit einer hohen Bandbreite zu verbinden, aber sie wären nicht geeignet die zweite Reihe der Chiplets bei Epic effektiv anzubinden. damit wären nur 4 CCDs möglich.
   Anmerkung:
   Bei ein Artikel wurde die Signalqualität von Fanout und Silizium-Interposer verglichen, die des Fanouts war besser. Auch beim Fanout kann man passive Bauelemente einzubinden.
3. Die maximale Größe von Silizium-Interposer war für EPYC zu klein. Es wären maximal 4 CCDs möglich gewesen.
   
   
4. Silizium Interposer waren zu teuer.

Wegen der Wiederverwendung der CCDs zwischen EPYC und Ryzen muss bei beiden dieselbe Packaging Technik verwendet werden.

Fanout war 2019 noch keine Option. Auch deshalb hat es Sam Naffziger nicht erwähnt.
Fanout ist im Vergleich zu einem Silizium Interposer erheblich billiger und auch die für EPYC erforderlichen Abmessungen sind möglich. Aber es ist teurer als die Lösung mit dem organic Substrat und wird bei Zen von der Bandbreite her nicht wirklich benötigt.

Wegen der mehreren Reihen von CCDs ist Evelated Fanout Bridge für EPYC nicht sinnvoll. Für Ryzen zu garantiert teuer.

Das Routing bei EPYC Zen 2 war herausfordernd, und mit 4 weiteren CCDs ist es bei Zen 4 nicht einfacher geworden. deshalb hätte ich, wie gesagt, erwartet, dass AMD auf ein Fanout umsteigt. Aber wenn sie es nicht jetzt getan haben werden sie es beim Zen 4 nicht mehr machen.

Das Substrat bei Zen 2 EPYC hat AFAIK 20 Layer und trotzdem musste AMD Layer aus dem Package in die CCDs verschieben. Nur dadurch konnte AMD unter deb CCDs Platz für den Inifinity Fabric schaffen.

Bei AM5 sehe ich es am kritischsten, dass man die Sockelmaße beibehalten hat.