News Intel Comet Lake: Acht CPUs mit zwei bis sechs Kernen bei 4,5 bis 25 Watt

[yummycandy]

Was fertigt denn AMD noch in 12/14 nm ?

Die ersten EPYCs, embedded Chips, und alle anderen Produkte, wofür sie lange Verfügbarkeit garanieren. Die "Pro" Ryzen z.B. Alte WS-GPUs fallen mir noch ein.

 

[MK one]

Jedoch in vergleichsweise geringen Stückzahlen , kaum einer wird noch den Naples einsetzen wenn er für ein paar Hundert Dollar mehr einen Rome einsetzen kann , die Preise für den Rome sind nämlich keinesfalls abgehoben ,
verbrauchen weniger und haben eine höhere Leistung und passen auch in den Sockel .

Das mit den Ryzen Pro stimmt zwar , aber bis Anfang 2020 dürfte da die Ablösung durch die 3000er ebenfalls vollzogen sein

 

[Tech_Blogger]

Die ersten EPYCs, embedded Chips, und alle anderen Produkte, wofür sie lange Verfügbarkeit garanieren. Die "Pro" Ryzen z.B. Alte WS-GPUs fallen mir noch ein.

Das wird aber mit Lagerware abgedeckt, die produzieren doch wegen diesen Chips mit längerer Verfügbar keit nicht die nächsten Jahre in 12nm.

 

[yummycandy]

Das wird aber mit Lagerware abgedeckt, die produzieren doch wegen diesen Chips mit längerer Verfügbar keit nicht die nächsten Jahre in 12nm.

Hmm, ok. Mir ging es um die Verfügbarkeit, die gewährleistet sein muß. Wußte nicht, daß sie das im voraus produzieren.

 

[Tech_Blogger]

AMD könnte sich das doch nichtmal leisten, man hält für so etwas doch keine Kleinserienfertigung aufrecht.

Nichtmal intel macht das so, die bieten ja auch teilweise Chips an, für die es 10+ Jahre garantierte Verfügbarkeit gibt.

 

[YforU]

@YforU
da Intel sich über den Yield ausschweigt bei den XCC sind deine 60-70 % eine reine Annahme , ich glaube er ist wesentlich geringer, unter 50 % , denn bei CPU s ist es nicht so einfach Fehler auszubügeln wie bei GPUs von denen nur recht wenige im Vollausbau vertrieben werden , die dann schweineteuer sind...

Bei einem Prozess der seit ein paar Jahren mit derart hohen Volumen läuft kann man davon ausgehen das die Fehlerdichte bei etwas unter 0,1/cm² liegt. Mit Chips um 700mm² ergibt das 60-70%.

PS: Bezogen auf die Fläche sind die eigentlichen CPU Kerne winzig. Der Fehler liegt eher im Cache oder I/O. Hier gibt es Redundanzen.

Mal offizielle Zahlen: Samsung 14nm FF lag am Anfang bei unter 0,2/cm²
https://semiengineering.com/samsung-foundrys-business-strategy/

"Fette" GPUs im Vollausbau landen primär in anderen Bereichen als Consumer. Also da wo es für das Maximum an Perf/W bzw. Performance am meisten Geld gibt.

Was fertigt denn AMD noch in 12/14 nm ?
Die Mainstram CPUs sind dank Ryzen 3000 7nm , NAVI ist 7 nm , die Radeon Instinct Karten sind 7 nm .
Grade mal die APU/Mobil Chips sind noch 12/14 nm und auch das ändert sich Anfang 2020

AMD setzt deutlichst mehr APUs als "klassische" CPUs ab. Dazu I/O von Matisse, Rome, X570, diverse Polaris sowie Vega GPUs und SoCs für Konsolen. Abseits von Navi 10, Zen 2 CCDs und ein paar Vega 20 also so ziemlich alles. Bristol und Stoney Ridge leben auch noch (sind aber 28nm). Vermutlich auch noch die ein oder andere 28nm Entry Level GPU wie Oland.

AMD könnte sich das doch nichtmal leisten, man hält für so etwas doch keine Kleinserienfertigung aufrecht.

Zum einen liegt zwischen Retail und OEM ein recht großer Versatz. Die explizit für OEMs bestimmtem SKUs sind bei AMD und Intel oft erst 6 Monate später am Markt. Bei Intel bekommt man es oft direkt mit da SKUs öffentlich mit einem letztem möglichen Bestelldatum abgekündigt werden und das letzte Lieferdatum teils weit in der Zukunft liegt. Eine Verfügbarkeit von um die drei Jahre ist selbst bei Consumer CPUs eher die Regel als die Ausnahme. Zum anderen läuft die Produktion nicht über Kleinserien welche parallel aufrecht erhalten werden sondern Chargen. Die verfügbare Kapazität (Waferstarts) wird je nach Bedarf auf die Designs/Produkte verteilt.

 

[MK one]

"Fette" GPUs im Vollausbau landen primär in anderen Bereichen als Consumer. Also da wo es für das Maximum an Perf/W bzw. Performance am meisten Geld gibt.

Auch bei den Pro Karten = Quadro oder Instinct Karten sind beileibe nicht alle Vollausbau ... , auch da gibt es abgespeckte Versionen , auch dort ist der Vollausbau im Vergleich zur Mehrleistung gradezu unverschämt teuer
zb 10.000 Euro wie diese hier https://www.hardwareschotte.de/preisvergleich/Pny-Nvidia-Quadro-GV100-32GBHBM2-p22105009

die nächst kleinere hat dann schon nur noch 3584 statt 5120 Shader und 16 GB statt 32 GB HBM , wobei 16 GB HBM vielleicht 400 mehr Euro ausmachen , kostet dann " nur " noch die Hälfte = 5100 Euro

Ich bleibe dabei , Intels XCC hat keinen so hohen Yield wie du vermutest , wäre das so , bräuchte Intel nur ne neue Maske auflegen und mehr Kerne reinklatschen und könnte AMD so Kontra geben ... , dann sollten auch 32 / 36 / 40 oder 48 Kerne kein Problem sein , bei 48 Kernen müßte der Die dann bei ca 950 mm2 liegen , lt deiner Rechnung sollte der Yield selbst dann noch ausreichend sein .
Man sollte sich vor Augen halten das AMD beim 7 nm vielleicht 75 -80 % Yield hat , und deren Die sind winzig im Vergleich , nur ein zehntel des XCC .

 

[Tech_Blogger]

950mm² geht sich belichtungsmässig nicht mehr aus, die Yield wäre somit eigentlich bei 0%

 

[MK one]

950mm² geht sich belichtungsmässig nicht mehr aus, die Yield wäre somit eigentlich bei 0%

was sagst du dann dazu ? eine CPU mit 22 x 22 Cm 484 cm2 genauer gesagt 46.225 mm2 ,na ja , zumindest ist sie geplant ..
https://www.chip.de/news/Prozessor-...ist-der-groesste-Chip-der-Welt_172459814.html

 

[Tech_Blogger]

Diesen Chip kenne ich, aber der widerlegt meine Aussage doch nicht!

 

[MK one]

Diesen Chip kenne ich, aber der widerlegt meine Aussage doch nicht!

wieso sollten denn 46.225 mm2 belichtungsmässig möglich sein , jedoch " nur " 950 mm2 dann nicht ?

 

[Tech_Blogger]

Informier dich doch mal über dei Dinge, die du da teilst!

Da wurden mehrere einzelne Chips belichtet, auf Waferebene ist das kein monolithischer großer Chip!
Die Grenze liegt irgendwo zwischen 800-900mm², für einen einzelnen Chip!
Die sparen sich nur das Zersägen des Wafern...

 

[MK one]

und ? wieso sollte das so sein ? an der Belichtung wird es jedenfalls nicht liegen , allenfalls an den bisher zur Verfügung stehenden Belichtungsmaschinen . Das verwendete Licht zur Belichtung setzt nur Grenzen bei der Strukturbreite , deswegen hat man Multipatterning = Vielfachbelichtung entwickelt , um kleinere Strukuren zu erzeugen als eigentlich möglich , deswegen kommt EUV , weil dies eine kürzere Wellenlänge hat und somit kleinere Strukturen belichten kann .
Es wird immer der komplette Wafer belichtet , zwar mit einer sich immer wiederholenden Maske aber man geht da nicht CPU für CPU durch und das wegen des Multipatterning dutzendfach ...
Deine Argumentation das das belichtungsmässig nicht geht ist nonsens , möglich das es limitierende Faktoren gibt , die Belichtung gehört jedoch nicht dazu , denn ein Wafer wird komplett belichtet. Das sind bei einem 200er Wafer nach radius zum Quadrat mal pi 100x100x3,14 = 31400 mm2

 

[Tech_Blogger]

Du hast absolut nicht verstanden was ich geschrieben hab!
Wie auch immer, man kann keinen einzelnen Chip über einen kompletten Wafer belichten!

Natürlich wird immer der komplette Wafer belichtet, das hab ich nie abgestritten.
Aber eine Maske ist auf 800-900mm² limitiert, mehr geht da mit aktueller Technik einfach nicht...

 

[MK one]

950mm² geht sich belichtungsmässig nicht mehr aus, die Yield wäre somit eigentlich bei 0%

wie sonst soll man diese Aussage verstehen außer das es an der Belichtung liegt ? Das liegt es nicht , wie oben gesagt , bei einem 200er Wafer werden 31400 mm2 belichtet - die limitierenden Faktoren liegen anderswo , nicht bei der Belichtung !!!
Nimm eine entsprechend große Maske und du kannst über den ganzen Wafer belichten , die wahrscheinlichkeit das der Chip dann funktioniert ist nur verschwindend gering , und das ist auch der Grund warum die Riesen CPU aus einzelnen Funktionsblöcken besteht , damit man defekte deaktivieren kann und nicht den kompletten Wafer wegschmeißen muß .

 

[Tech_Blogger]

Nimm eine entsprechend große Maske und du kannst über den ganzen Wafer belichten , die wahrscheinlichkeit das der Chip dann funktioniert ist nur verschwindend gering

Nein, das funktioniert nicht!
Dieser Chip wäre zu genau 100% defekt!!

und das ist auch der Grund warum die Riesen CPU aus einzelnen Funktionsblöcken besteht

Der Grund ist einfach, daß eine Maske nicht so groß sein KANN!

Warum genau versuchst du mich eigentlich zu belehren, wenn du dich da offensichtlich nicht so gut auskennst und nur spekulierst?

Edit:

Mit einer maximalen Maske und somit Belichtungsfläche von 858 mm² sind auch 7-nm-EUV-Nachfolger für solche Monsterchips wie Nvidias GV100 mit 815 mm² denkbar.

https://www.golem.de/news/euv-halbl...us-plasma-fladen-entstehen-1908-130247-3.html

 

[MK one]

Weil dein Argumentation Nonsens ist ...
https://www.techbook.de/easylife/weltweit-groesster-computerchip

Es ist eine kleine Sensation: Die größten Computerchips füllten bislang vielleicht eine Handfläche aus. Alles darüber hinaus, so die Meinung von Experten, sei nahezu unmöglich. Der Chip könne schlichtweg nicht funktionieren. Nun wurden die Experten allerdings eines Besseren belehrt. Das Start-up Cerebras aus dem Silicon Valley in Kalifornien hat den größten jemals gebauten Computerchip der Welt präsentiert. Benannt wurde er nach dem Unternehmen selbst.

Das die Strukturen alle ähnlich aussehen liegt an den 400.000 Kernen die mesh artig miteinander vernetzt sein dürften . Ich sehe da nichts von einzeln belichteten Teilen die man nur nicht auseinandergesägt hat , belege doch bitte mal deine Behauptung ...
15 000 Watt verbraucht das teil
Es wird übrigens immer von einer CPU gesprochen , nicht Multi Die oder Multi CPU

Auch die Bezeichnung der Engine spricht Bände .. .= Wafer Scale Engine

https://www.techbook.de/easylife/weltweit-groesster-computerchip

Mit der Wafer Scale Engine, so der offizielle Name des Computerchips, könne man einen großen Engpass beseitigen und für einen branchenweiten Fortschritt sorgen.

 

[Tech_Blogger]

Du verstehst noch immer nicht was das für ein "Chip" ist!
Da wurden mehrere idente Masken verwendet, aber keine Maske die über den gesamten Wafer geht!

Man hat sich nur gespart den Wafer zu zerschneiden, aber die einzelnen "Chips" sind auf Waferebene NICHT verbunden!

Das ganze könnte man auch als MCM bezeichnen, bei dem man es sich gespart hat den Wafer zu zersägen...

Edit:
Du wirst es zwar trotzdem nicht glauben, weil du unbelehrbar bist, aber vielleicht interessiert es ja jemand anderen!

Durch die schiere Größe des Chips musste Cerebras Probleme lösen, die bei herkömmlichen kleineren Dice nicht auftreten beziehungsweise praktisch vernachlässig werden können. So erfordert die Herstellung über Belichtungsmasken viele kleine Dice, die voneinander unabhängig sind. An ihren Kanten werden sie üblicherweise aus dem Wafer geschnitten. Der Cerebras-Chip besteht deshalb auch aus etlichen baugleichen Abschnitten, doch statt dass diese zersägt werden, kommen in einem nachträglichen Bearbeitungsschritt Drahtbrücken zur Verbindung hinzu.

https://www.heise.de/newsticker/meldung/Cerebras-stellt-Wafer-grossen-KI-Chip-vor-4500723.html

Da sieht man es anhand der Grafiken.
https://www.anandtech.com/show/14758/hot-chips-31-live-blogs-cerebras-wafer-scale-deep-learning

 

[MK one]

Beweise ? , steht das irgendwo in einem Artikel ?
natürlich sind sie verbunden .... , du behauptest nur das Gegenteil ... , mit anderen Worten : Du bist nur der Meinung das sie nicht verbunden wären ...
Nur so als Denkanstoss , dank Multipatterning kann man jederzeit sich überlagernde Masken und damit eine große , zusammenhängende Maske schaffen ...
Deine Behauptung ist also Bullshit

 

[Tech_Blogger]

Du verstehst die Artikel wohl echt nicht:\

Du bist nur der Meinung das sie nicht verbunden wären ...

Auf Waferebene sind sie es nicht!

Nur so als Denkanstoss , dank Multipatterning kann man jederzeit sich überlagernde Masken und damit eine große , zusammenhängende Maske schaffen ...

OK, du hast keine Ahnung was Multipatterning ist, oder du willst einfach nur trollen!

Deine Behauptung ist also Bullshit

Ich behaupte nichts, das sind Fakten

Und jetzt EOD, bevor du dich noch lächerlicher machst!