Notiz Ryzen und Epyc: AMD lässt sich den Begriff „3D V-Cache“ schützen

[bad_sign]

@v_ossi
Das Silizium wird stark abgeschliffen und der Cache überlappt nur mit dem Cache (zumindest nach Marketing).
Theoretisch sollte der Impakt nichtig sein, u.U. sogar positiv, da weniger Silizium als "Dämmschicht" zwischen IHS und Core ist.
Bild bei HWLuxx

Spoiler: Bilder

 

[Ltcrusher]

AMD soll die Dinger lieber in den Verkauf geben, sonst kauf ich nen AlderLake

Die arme Lisa Su muss jetzt ihren Notgroschen rauskramen.

Richtig spannend wird es dann ja eh erst wieder Ende 2022, wenn die AM5 Varianten kommen und man weiß, ob AMD auch eine modulare Bauweise bringt oder es eher klassischer ausfällt.

 

[mibbio]

Wo der Cache sitzt, ist doch völlig unerheblich dafür, ob es ein L3$ ist oder nicht.

Eben, braucht man ja nur mal an den Pentium 2 zurückdenken, wo der L2 Cache auch nicht auf dem CPU-DIE war - noch nichtmal auf dem selben Chip. Der war dort in Form von extra Chips auf der Platine der CPU und wurde trotzdem als L2-Cache bezeichnet.

 

[Shoryuken94]

Das Silizium wird stark abgeschliffen und der Cache überlappt nur mit dem Cache (zumindest nach Marketing).
Theoretisch sollte der Impakt nichtig sein, u.U. sogar positiv, da weniger Silizium als "Dämmschicht" zwischen IHS und Core ist.

Ist die Frage, wie dick das Silizium am Ende ist. Theoretisch müsste es 1 zu 1 die gleiche Dicke wie bisher haben. Über den Kernen Selbst liegt ja auch noch mal Silizium laut der Folie in dem Link von dir. Da ist die Frage, wie man die Verbindung zum CCD schafft und wie der Wärmeübergang zwischen CCD und dem oberen Siliziumlayer realisiert wird / wie gut der funktioniert.

Richtig spannend wird es dann ja eh erst wieder Ende 2022, wenn die AM5 Varianten kommen und man weiß, ob AMD auch eine modulare Bauweise bringt oder es eher klassischer ausfällt.

Laut Leaks (und die Leaker lagen zuletzt ziemlich gut bei AMD) wird Zen 4 im Desktop eine klassische Architektur wie bisher. Mit Zen 5 dürfte es dann den ersten hybriden Ansatz geben. bestehend aus Zen5 und Zen4c. Evtl. sieht man etwas früher einen Zen 4 Refresh mit Zen4 und Zen4c Kombination. Ende 2022 wird es aber noch keinen hybriden Ansatz geben. Zen4c kommt nach aktueller Lage erst 2023 und ist mit Bergamo auch als Epyc für 2023 offiziell angekündigt. Also sehen wir vielleicht dann Ende 2023 im Desktop die ersten hybrid CPUs von AMD.

 

[Syrato]

@Flare dann viel Spass mit dem Alder Lake und DDR4 🙃, ein AMD Chip mehr für mich.

Ist ja reines Marketing und PR, aber schön zu sehen, dass AMD darin eine Zukunft sieht.

 

[SavageSkull]

Ich warte noch auf einen 5800X/5900X mit Cache. Das ist dann das letzte Upgrade mit DDR4 und dann sind auch alle anderen Systeme Up2Date und Win11 Ready. Schade um den 1600er

 

[Rickmer]

Noch mehr Fragezeichen meinerseits. Wo der Cache sitzt, ist doch völlig unerheblich dafür, ob es ein L3$ ist oder nicht.

Nein, das ist nicht egal.

Das ist eine Frage der Latenzen und Energiekosten - je weiter weg der Cache sitzt, desto länger braucht es um Daten aus ihm zu laden und desto mehr Energie braucht es, diese abzurufen.


L3 kannst du das immernoch nennen, aber irgendwann werden dich die Ingenieure schräg anschauen und fragen, ob du noch alle Tassen im Schrank hast.

 

[stefan92x]

Genau das hat AMD doch schon vor Wochen angekündigt.

Bitte mal nicht so herablassend sondern erstmal lesen worauf ich mich beziehe.

AMD hat nichts dazu angekündigt, wie VCache bei Zen 4 aussehen wird, und darüber haben mein Vorredner und ich spekuliert. Es ging uns darum, ob der gesamte L3 ausgelagert wird in einen VCache Die oder nicht.

Konkret angekündigt hat AMD dazu definitiv noch nichts.

 

[Bob.Dig]

Na hoffentlich kommen noch ein paar richtige Innovationen.

 

[-Ps-Y-cO-]

Richtig spannend wird es dann ja eh erst wieder Ende 2022, wenn die AM5 Varianten kommen und man weiß, ob AMD auch eine modulare Bauweise bringt oder es eher klassischer ausfällt.

Das kommt drauf an was Intel und Nvidia so zu bieten hat.

AMD...
diesmal in der Rolle des Pferdes welches (evtl.) nicht höher Springt als es muss.

 

[Kloin]

Na hoffentlich kommen noch ein paar richtige Innovationen.

Wie BIG.Little bei Alder Lake? 🙃

 

[jemandanders]

damit nicht später irgendein deutscher Abmahnanwalt daher kommt und abkassieren will, weil z.B. ein obskurer niederländischer Maschinenbauzulieferer zufällig einen ähnlichen Namen verwendet.

Wundert mich sowieso, warum das so lange gedauert hat. Damals™ mit Fusion haben sie sich ja ein echtes Ei gelegt.

Wenn man den Dokumentationen im Netz glauben dar, dann ist das ganze eine Packaging Technik von TSMC und AMD schafft nur die entsprechende Anwendung auf dem Chip. Die Technischen Grundlagen für den Stack sind eine Entwicklung von TSMC.

Ich weiß nicht, AMD ist ja auch (Mit)-Entwickler von HBM. Also, zumindest gewesen. Da wird schon noch etwas Know How hängen geblieben sein. Was ich bisher in Taiwan und China gelesen habe, lief die Entwicklung "Partnerschaftlich" ab. Da greift ja auch eins ins andere.

AMD...
diesmal in der Rolle des Pferdes welches (evtl.) nicht höher Springt als es muss.

Da kannst dir sicher sein, das die immer so weit und hoch springen, wie es Prozess und Kostensituation zulassen.
O-Ton M. Papermaster: "AMD funktioniert am besten unter Vollgas."

Man muss sich das auch immer mal wieder vergegenwärtigen, da bietet eine (jetzt) 12.500 Mitarbeiter "Bude" 2 Mitbewerbern die Stirn, welche einmal um Faktor 9 und einmal um 70% größer und zumindest momentan, viel besser im Markt verankert sind.
Was die RTG angeht, sehe ich ab nächstem Jahr aber rosige Zeiten wenn genug Wafer vorhanden sind.
In der Grafiksparte scheint es gerade nur ein Motto zu geben: Pedal to the Metal !!!

 

[daknoll]

AMD soll die Dinger lieber in den Verkauf geben, sonst kauf ich nen AlderLake

Na denn, wenn du magst kauf ihn halt.

 

[TorenAltair]

Es geht hier um den Markenbegriff (Trademark), nicht um ein Patent (der Technologie). Dafür gibt es auch unterschiedliche Ablauffristen/Nutzungsvoraussetzungen.

 

[stefan92x]

Da kannst dir sicher sein, das die immer so weit und hoch springen, wie es Prozess und Kostensituation zulassen.
O-Ton M. Papermaster: "AMD funktioniert am besten unter Vollgas."

Ganz so pauschal würde ich das aber nicht unterschreiben. Für die Entwicklung von Prozessen und Architekturen wird das sicherlich gelten, aber was tatsächliche Produkte angeht sehe ich schon jetzt nicht, dass AMD überall Vollgas gibt.

Aktuelles Beispiel: Zen 3 Threadripper gibt es bis heute nicht, und wird es offenbar wenn überhaupt irgendwann nur noch in der Pro Ausführung geben. Wenn AMD an jeder Produktfront wo sie könnten auch Vollgas geben wollten, dann würden wir da schon etwas am Markt haben, aber AMD hat einfach keinen Druck aus dieser Ecke.

 

[jo192]

Eben, braucht man ja nur mal an den Pentium 2 zurückdenken, wo der L2 Cache auch nicht auf dem CPU-DIE war - noch nichtmal auf dem selben Chip. Der war dort in Form von extra Chips auf der Platine der CPU und wurde trotzdem als L2-Cache bezeichnet.

Stimmt, und beim Pentium 1 war der L2-Cache noch auf dem Mainboard...

 

[DoSBos_74]

L3 kannst du das immernoch nennen, aber irgendwann werden dich die Ingenieure schräg anschauen und fragen, ob du noch alle Tassen im Schrank hast.

Ganz so einfach ist es auch wieder nicht.
Die Physische Distanz on Die macht in den meisten Fällen bei weitem nicht den Großteil der Latenz aus.

Meist werden L1-L3/L4 durch den Aufbau der Zellen, Ansteuerung und des Interconnects kategorisiert.
Es gibt im Embedded Bereich sogar L3 Cache auf einem zweiten Die auf dem Interposer.
Da leidet die Latenz schon ein wenig. Je nach Umsetzung dürfte die Latenz des L3 Caches durch das Stacking aber ~10-15% steigen und die hat man bei einer Cache Vergrößerung zwangsläufig.

 

[aldaric]

Aktuelles Beispiel: Zen 3 Threadripper gibt es bis heute nicht, und wird es offenbar wenn überhaupt irgendwann nur noch in der Pro Ausführung geben. Wenn AMD an jeder Produktfront wo sie könnten auch Vollgas geben wollten, dann würden wir da schon etwas am Markt haben, aber AMD hat einfach keinen Druck aus dieser Ecke.

Threadripper ist eine absolute Niesche. Da aktuell die Wafer eben nicht auf Bäumen wachsen, nimmt man die Chips natürlich für den hochpreisigen Server-Markt. Da ist für AMD momentan das große Geld zu holen, man möchte die neu gewonnenen Kunden ja nicht vertrösten.

Das hat aber wenig mit zurückhalten des Fortschritts zu tun, den man bei Intel über Jahre mitmachen musste, sondern einfach mit Produktionskapazitäten, die momentan begrenzt sind.

 

[xmarsx]

Wie wäre es mit AMD WegBlaster 2000 Cache ^^

Ist vielleicht etwas zuviel.

Die können den 5800X ja zum Beispiel zu 5800x3d umbenennen und das Refresh Modell das still und heimlich um die Ecke kommen soll (ist ja nur eine neue Revision) so belassen wie die Benennung jetzt schon ist. Wenn wirklich keine Performance Steigerung bei der neuen Rev. zu erwarten ist (und diese auch nicht langsamer ist als zuvor), kann man das schon machen.

Den neuen mit 3D Cache würde ich auch sofort kaufen, wenn der preislich nicht gleich völlig aus dem Ruder läuft. Alternativ erst mal nur den 5600X in den Rechner werfen und sich das Geschehen erst mal ansehen und July/August 2022 dann prüfen ob man den 5800X mit 3d Cache aufs Board wirft.
Die Entwicklung ist aktuell relativ spannend.

 

[noxon]

Der Begriff ist speziell genug, dass man damit nur vermeiden will, dass Intel ein Feature mit demselben Namen bewirbt...

Also so speziell finde ich den gar nicht.
Erst mal abwarten, ob Samsung da keine Einsprüche erhebt, denn immerhin haben die, die Namensrechte an 3D V-NAND was ja durchaus zu Verwechselungen führen kann.