News 3D-NAND: YMTC soll bereits Muster der 192-Layer-Generation liefern

MichaG

Redakteur
Teammitglied
Registriert
Juli 2010
Beiträge
12.957
Bitte löschen
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: DirtyHarryOne, Rescripted und das_xnu
Tawheed schrieb:
Müsst ihr bei ymtc auch an ymca denken
YMCA, das entspricht 100% Chinas Werten! /s

Finde ich gut, dass China da vorwärts kommt, lief ja lange nicht so gut.
 
  • Gefällt mir
Reaktionen: flo.murr
Ich fänds besser, wenn wir sowas auch in Europa mal ansatzweise hinkriegen würden.
 
  • Gefällt mir
Reaktionen: Weyoun und Paulebaer
Ich hatte gehofft mehr Schichten bedeuten niedrigere Preise. Dem scheint ja aber nicht so zu sein? Die Ersparnis durch die geringere Chipfläche wird durch größere Komplexität aufgewogen?

Wenn man sich die leere Rückseite von M.2 SSDs oder gähnende Leere bei 2,5" SATA SSDs anschaut scheint höhere Datendichte nicht das dringendste Problem zu sein?

Was ist also die Motivation für immer mehr Schichten statt den Sweetspot zwischen Schichten und Fertigungskosten zu suchen?
 
  • Gefällt mir
Reaktionen: Hatsune_Miku
Konkurrenz! Damit die anderen Hersteller nicht auf die Idee kommen sich auszuruhen. ^^

Ich verstehe allerdings nicht so recht ob das xtacking nun anders als cmos under array ist, oder das gleiche mit anderem namen und unterschiedlicher ausführung im detail.

Wattwanderer schrieb:
Was ist also die Motivation für immer mehr Schichten statt den Sweetspot zwischen Schichten und Fertigungskosten zu suchen?
Tun die das nicht?
Es gibt doch reichlich fixkostenanteile aus Sicht des einzelnen Chips. Vom Wafer, über Prozessoptimierung, Packaging, bis zur Distribution in richtung Kunden. Mehr Schichten verlängern die Fertigung, reduzieren vermutlich den Durchsatz und brauchen ggf. länger zur optimierung, dafür steigt die Effizienz für die fixanteile und jene die wenig mitskalieren. Ich würde erwarten dass der Druck immer mehr Schichten auf einen Wafer zu bringen vor allem daher kommt dass damit die Produktionskapazitäten gut gesteigert werden können, wohingegen den Waferdurchsatz zu verdoppeln momentan ziemlich schwierig sein dürfte. Selbst wenn das erstmal eine Kostensteigerung bedeutet würde andernfalls die relative verknappung an Speicher die Preise hochtreiben.

Ich vermute mal dass der fertige Wafer selbst in 32 Layern nicht so viel günstiger wird, also packt man so viel wie wirtschaftlich machbar drauf.
Dazu wollen die Abnehmer ja auch eher weniger Chips aufs PCB löten, das kostet ja auch. Daher bevorzugen die ziemlich sicher Chips mit höherer Kapazität bei gleichem Preis-/Leistungsverhältnis. Außer es werden dann zu wenig um die Mindestleistung beim Zugriff zu bringen. Zumindest bei SSDs.
 
Tawheed schrieb:
Müsst ihr bei ymtc auch an ymca denken
Natürlich!

 
  • Gefällt mir
Reaktionen: EntelodonX
Wattwanderer schrieb:
Ich hatte gehofft mehr Schichten bedeuten niedrigere Preise. Dem scheint ja aber nicht so zu sein? Die Ersparnis durch die geringere Chipfläche wird durch größere Komplexität aufgewogen?
Der Punkt ist, dass es keine geringere Chipfläche dadurch gibt. Die Chips werden halt gestapelt und in ein Package gepackt. Das spart Platz und damit Kosten für das Drumherum, also auf der Leiterplatte, aber auf dem Wafer liegen deine 192 Layer ja alle nebeneinander, da sparst du keinen einzigen Quadratmillimeter ein.
 
  • Gefällt mir
Reaktionen: Land_Kind
Beitrag schrieb:
Der Punkt ist, dass es keine geringere Chipfläche dadurch gibt. Die Chips werden halt gestapelt und in ein Package gepackt. Das spart Platz und damit Kosten für das Drumherum, also auf der Leiterplatte, aber auf dem Wafer liegen deine 192 Layer ja alle nebeneinander, da sparst du keinen einzigen Quadratmillimeter ein.

Oha, auf dem Wafer hab ich mir die ehrlich gesagt auch immer übereinander und nicht nebeneinander vorgestellt. Danke.
 
Zurück
Oben