Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
News3D-NAND: YMTC soll bereits Muster der 192-Layer-Generation liefern
YMTC, der erste und einzige NAND-Flash-Hersteller aus China, mausert sich. Der 128-Layer-3D-NAND fand bei Experten Lob und wird inzwischen in hohen Stückzahlen produziert. Jetzt stehen angeblich schon Muster der Nachfolgegeneration im 192-Layer-Design bereit.
Ich hatte gehofft mehr Schichten bedeuten niedrigere Preise. Dem scheint ja aber nicht so zu sein? Die Ersparnis durch die geringere Chipfläche wird durch größere Komplexität aufgewogen?
Wenn man sich die leere Rückseite von M.2 SSDs oder gähnende Leere bei 2,5" SATA SSDs anschaut scheint höhere Datendichte nicht das dringendste Problem zu sein?
Was ist also die Motivation für immer mehr Schichten statt den Sweetspot zwischen Schichten und Fertigungskosten zu suchen?
Konkurrenz! Damit die anderen Hersteller nicht auf die Idee kommen sich auszuruhen. ^^
Ich verstehe allerdings nicht so recht ob das xtacking nun anders als cmos under array ist, oder das gleiche mit anderem namen und unterschiedlicher ausführung im detail.
Wattwanderer schrieb:
Was ist also die Motivation für immer mehr Schichten statt den Sweetspot zwischen Schichten und Fertigungskosten zu suchen?
Tun die das nicht?
Es gibt doch reichlich fixkostenanteile aus Sicht des einzelnen Chips. Vom Wafer, über Prozessoptimierung, Packaging, bis zur Distribution in richtung Kunden. Mehr Schichten verlängern die Fertigung, reduzieren vermutlich den Durchsatz und brauchen ggf. länger zur optimierung, dafür steigt die Effizienz für die fixanteile und jene die wenig mitskalieren. Ich würde erwarten dass der Druck immer mehr Schichten auf einen Wafer zu bringen vor allem daher kommt dass damit die Produktionskapazitäten gut gesteigert werden können, wohingegen den Waferdurchsatz zu verdoppeln momentan ziemlich schwierig sein dürfte. Selbst wenn das erstmal eine Kostensteigerung bedeutet würde andernfalls die relative verknappung an Speicher die Preise hochtreiben.
Ich vermute mal dass der fertige Wafer selbst in 32 Layern nicht so viel günstiger wird, also packt man so viel wie wirtschaftlich machbar drauf.
Dazu wollen die Abnehmer ja auch eher weniger Chips aufs PCB löten, das kostet ja auch. Daher bevorzugen die ziemlich sicher Chips mit höherer Kapazität bei gleichem Preis-/Leistungsverhältnis. Außer es werden dann zu wenig um die Mindestleistung beim Zugriff zu bringen. Zumindest bei SSDs.
An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.
Ich hatte gehofft mehr Schichten bedeuten niedrigere Preise. Dem scheint ja aber nicht so zu sein? Die Ersparnis durch die geringere Chipfläche wird durch größere Komplexität aufgewogen?
Der Punkt ist, dass es keine geringere Chipfläche dadurch gibt. Die Chips werden halt gestapelt und in ein Package gepackt. Das spart Platz und damit Kosten für das Drumherum, also auf der Leiterplatte, aber auf dem Wafer liegen deine 192 Layer ja alle nebeneinander, da sparst du keinen einzigen Quadratmillimeter ein.
Der Punkt ist, dass es keine geringere Chipfläche dadurch gibt. Die Chips werden halt gestapelt und in ein Package gepackt. Das spart Platz und damit Kosten für das Drumherum, also auf der Leiterplatte, aber auf dem Wafer liegen deine 192 Layer ja alle nebeneinander, da sparst du keinen einzigen Quadratmillimeter ein.
