Leserartikel Mehr CPU Leistung? Kein Thema, Anpassung des Busprotokolls und deren Subroutinen

[Knogle]

Moin

ACHTUNG!!! ICH UEBERNEHME KEINE HAFTUNG FUER SCHAEDEN AN EURER HARDWARE!!!!
ALLE ARBEITEN GESCHEHEN DESHALB AUF EIGENE GEFAHR

Aktuell versuche ich Wege zu finden um aus dem Sockel 1366 das maximal Moegliche an Leistung herauszoholen

Momentan habe ich folgende Wege erforscht: OC mit Hi-Z Takt, und OC via Taktgeber.
Nun wage ich mich an etwas fast neues, undzwar Anpassungen im Busprotokoll

Verwendet habe ich dazu das QPI Datenblatt von Intel aus 2008, ein Datenblatt zur alten Pentium M Architektur, und die normalen Datenblaetter der Xeon X5600er Reihe.

Getestet wurde das ganze mit einem MSI X58 Pro-E Motherboard.

Hierbei werden Eingriffe in die Hardware durchgefuehrt, um das Busprotokoll der CPU und NB zu Verändern, wodurch sich das Verhältnis der QPI Channel zwischen Northbridge und CPU verändert, von 1:1 auf unbekannt, wahrscheinlich 1:7, also 7 Channel von CPU zu Northbridge und 1 Channel von Northbridge zurück zur CPU.

Ich muss anmerken dass ich noch nicht genau weiss worauf die gleich genannten Effekte beruhen, dies muss ich noch weiter erforschen

Ausserdem muesst ihr vorher wissen ob eure CPU ueber 2 oder 1 QPI Link verfuegt, falls ihr einen X5600er Xeon nutzt muesst ihr entweder den 2. QPI Link abkleben, oder die Eintraege in die Bitregister 2-Fach ausfuehren

Das ganze beginnt mit einer kleinen Erweiterung des EVGA Tutorials zum kurzschließen folgender Stellen am Sockel

Das ganze erweitern wir einfach durch diese weiteren Stellen um den QPI Link zu beeinflussen (genaue Effekte noch unklar)

Ich habe diese Stellen (Orange) durch ein Oszilloskop dem QPI Link zugeordnet aufgrund der hohen Frequenz

Das kurzschliessen der markierten Stellen hat zufolge dass die QPI Channel beeinflusst werden, bzw. der QPI Link selber, deshalb ist es beispielsweise nach meinen Tests nach NICHT mehr moeglich einen QPI Link von mehr als 7GT/s zu fahren.

Nun sobald der Hardware Teil abgeschlossen ist kommen wir zur Software.
Nach einem BIOS Reset, sollte die Kiste erstmal nicht booten, und nach mehrmaligem fehlschlagen dann im Fail-Safe Mode, bzw. QPI Slow Mode booten (da der Multi sonst meist zu hoch ist, bspw. durch OC)

Wir laden uns das Programm RW-Everything runter, installieren es, und gehen auf den Reiter I/O Index

http://rweverything.com/download/

Dort lassen wir alles unveraendert, wir moechten auf das PCI Device 00 zugreifen, Intel Host Bridge, bzw. der Uncore Teil der CPU.

Weiterhin ist es nun moeglich diese Bytes zu veraendern, und da diese die Payload bzw. Package Size des QPI Links beeinflussen sollte dies auch einen nennenswerten Effekt haben

Dort sollte nun der Wert 20900006 stehen, ohne Hardwaremod lediglich FFFFFFFF

Nun schauen wir uns das ganze mal in RW-Everything ueber den Reiter PCI-Device an
Im Intel Datasheet lesen wir hier device 02

Auffallen sollte nun die Veraenderung der Bytes 3 und E0 3 auf 0C, da diese laut dem Intel Datasheet sonst auf Lock stehen bzw. FF.

Weiterhin veraendert sich der Power State des einen QPI Channels wie man anhand des Bitregisters und Datasheets sieht

Nun zusammenfassend sehen wir bereits, dass irgendeine Aenderung stattgefunden hat.

Aufgrund der veraenderten Symmetrie der Uebertragung, und der Anpassungen an Nebenstrukturen des QPI Links sollte es nun zu einer gewissen Leistungssteigerung kommen, da nun 7 Kanaele von CPU zu Northbridge verlaufen, und 1 zurueck zur CPU, statt 4 hin und 4 zurueck.

Weiterhin wird ein leichter Rueckgang der Memory Read Performance erwartet, und ein starker Anstieg der Memory Write Performance.
//edit:

Benchmarks und Tests werden dieses Wochenende stattfinden, aktuell bin ich noch mit zwei blauen zu kaempfen
Erstaunlicherweise kommt etwas mit NMI obwohl ich kein ECC Ram nutze, tut mir Leid dass ich nun den Artikel nicht zuende schreiben konnte, aber gerade als ich gepostet habe sind einige Probleme aufgetreten


In Tests wie SuperPi war jedoch schon ein Leistungszuwachs bei Taktgleichstand zu beobachten von etwa 20-25%, jedoch ist Prime95 aktuell nicht moeglich, da die SSE 4.2 Einheit immer weiter falsche Werte liefert bis zum Bluescreen

---- Wird bald fortgesetzt -------------------------------->

 

[Julrond]

Wie kommt man auf sowas? Krass! Hoffe, dass du die bestehenden Fehler auch noch ausmerzen kannst

 

[Flobou]

Sehr geile Sache! Wahnsinn was da für eine Überlegung dahinter Steckt.

 

[haha]

Cool, allerdings ist nach meinem Wissensstand die Verwendung "Busprotokoll" nicht korrekt.
Am Protokoll selber hast du doch nichts geändert, sondern an der Organisation der Links.

 

[Knogle]

Cool, allerdings ist nach meinem Wissensstand die Verwendung "Busprotokoll" nicht korrekt.
Am Protokoll selber hast du doch nichts geändert, sondern an der Organisation der Links.

Die Teil des Protokolls sind

Weiterhin werde ich die Tage die Moeglichkeiten beschreiben, noch mehr Performance bzw. mehr OC stabil hinzukriegen durch Anpassung der Signalflanken und Signalpegel im Busprotokoll

 

[VikingGe]

Naja, das Protokoll ist ja erst einmal eine Spezifikation. Irgendwie bewegst du dich ja noch so halbwegs innerhalb dieser, sonst würde es wohl gar nicht mehr laufen

Aber schon interessant, vor allem, wenn du das ganze noch stabil kriegst.

Kannst du dann auch mal nen RAM-Benchmark laufen lassen, damit man sieht, wie sich das auf die Bandbreite auswirkt? Vor allem bei der Schreibrate ist es ja im Allgemeinen so, dass diese nicht bzw. selten limitiert, wenn sie wenigstens die Hälfte der maximalen RAM-Bandbreite erreicht, die Leserate aber so hoch wie möglich sein sollte.

 

[R4Z3R]

Ich fürchte halt, die Bluescreens sind genau der Grund warum Intel die Komponenten eben nicht so ausliefert wie du sie konfiguriert hast.
In der Tat erstaunlich dass es Parameter gibt bei denen das System problemlos bootet und einige Benchmarks deutlich schneller laufen, andere wiederum im Bluescreen enden.

Bin aber sehr pessimistisch dass da am Ende signifikant was rauszuholen ist.

 

[Knogle]

Leider gibt es noch Probleme die ich nicht zu beheben weiss

Alteenativ gibt es die Methode den L1 und L2 Cache ECC zu deaktvieren via Pinmod, was widerum die performance um bestimmt 10% steigert