"Quadpumped" - Reines Marketing?

german_freaky

Lieutenant
Dabei seit
Okt. 2006
Beiträge
1.002
Tach zusammen!

Ich habe mal eine Frage: Gerade bei den C2Ds sieht man es ja immer wieder, das ein Bustakt von 1066MHz angegeben wird, in Klammern dahinter steht jedoch "Quadpumped", so z.B. bei alternate.de bei dem E6600:



Jedoch weiß man ja, dass die eigentliche FSB eines E6600 266MHz beträgt, was ja auch logischer ist, denn zusammen mit dem Multiplier von 9 ergibt sich dann ja die Taktfrequenz (9x266MHz) von ~2x 2,4GHz (das "2x" ja nur, weil der C2D ja 2 Prozessorkerne besitzt).

So weit, so klar.

Jetzt meine Frage:
Wieso wird manchmal dieses Quadpumped angegeben und manchmal nicht? Ist das ganze reines Marketing oder steckt da doch irgendetwas dahinter?


MfG german_freaky
 

german_freaky

Lieutenant
Ersteller dieses Themas
Dabei seit
Okt. 2006
Beiträge
1.002
Sicher? Denn dann könnte ich ja bei meinem Lappy auch hinschreiben:
"4GB RAM (Quadpumped)"! ;)
Das ganze wäre dann doch ziemlich sinnfrei, die FSB mit dem Faktor 4 zu multiplizieren, nur damit es besser klingt...
Gibt es da nicht einen - und wenn noch so geringen - Grund, warum man das quadriert?
Sonst würde ja einfach jeder hinschreiben, z.B. PC Mark 06: 40.000 Punkte (Quadpumped), obwohl es ja nur 10.000 sind...


MfG german_freaky
 

cruunnerr

Captain
Dabei seit
Okt. 2006
Beiträge
3.865
1066hört sich einfach besser an...meine güte. Das ist ja mal eigentlich kein Thema über das man disskutieren muss.
 

superman1

Lieutenant
Dabei seit
Feb. 2007
Beiträge
707
Das liegt ganz einfach daran da der Core2Duo eine 4fache FSB anbindung zum speicher hat. Hat AMD damals auch gemacht beim Athlon XP FSB200. Hiess damals glaube ich Double Data und war das 2 fache
 
Zuletzt bearbeitet:

palaber

Captain
Dabei seit
Juni 2006
Beiträge
3.841
1066 = WOW - Quadpumped 266 = ??? und nicht so viel.

Ist ungefähr genauso wie in den roten Prospekten: Mit Turboschneller 7200 GS 512 MB Shared Graka...

Was mich jetzt aber doch eher interessiert, Intel hat ja den FSB. Wie ist das denn genau bei AMD? Die haben ja das Hypertransportdings da oder so.

Kann mir das mal einer erklären + die Vor- bzw. Nachteile der Techniken? Falls es das schon geben sollte. Sorry!
 

Arcturus

Commodore
Dabei seit
Mai 2005
Beiträge
4.390
Den Quadpumped-Bus (also 4 Datenworte je Takt) gibts schon seit P4 Anfangszeiten, damals noch mit 100 MHz.
Der FSB verbindet die CPU mit der Northbridge vom Cipsatz, dieser ist dann am Speicher und allen anderen Geräten angebunden.
Bei AMD ist die CPU direkt mit dem Speicher verbunden also ohne Umweg über den Chipsatz, Hypertransport stellt dann die Verbindung zum Chipsatz her.
Vorteil sind kürzere Latenzen beim Speicherzugriff durch den in der CPU integrierten Speichercontroller.
 
Dabei seit
Jan. 2002
Beiträge
8.048
kein marketing-gag, sondern einfache mathematik: 266 (mhz) x 4 (quad) = 1066 (mhz)

ähnliches gilt zb bei speicher (zb auch auf grafikkarten)

@amd hypertransport
hier gibt es keinen klassischen fsb, da die funktionen der NB inkl. speichercontroller im chip integriert sind. allerdings gibt es dort den 200mhz referenztakt .. das wäre schon eher ein "marketing-trick", wobei hypertransport wirklich ein paar (im desktop-bereich zwar leichte aber dennoch spürbare) vorteile hat.
 

GuaRdiaN

Captain
Dabei seit
Mai 2001
Beiträge
3.212
Ich denke das liegt daran, dass es sich um zweikanal Datentransfer handelt, und jeweils auf der ansteigenden und abfallen Signalflanke übertragen wird, das beudetet pro taktzyklus 4x übertragen. Ich denke daher kommt der Zusammenhang.
 

Hypocrisy

Admiral
Dabei seit
Nov. 2006
Beiträge
8.700
Falsch gedacht. Was du gerade beschrieben hast ist die DDR2-Technologie.
Quadpumped wurde bereits oben korrekt beschrieben.
 

dcdead

Captain
Dabei seit
Okt. 2005
Beiträge
3.535
Hier mal ne schöne Erklärung, die ich vor einiger Zeit in nem Mountainbike (!!!) Forum dazu gefunden hab:

die meisten (komplizierteren) digitalen Schaltungen laufen synchron - d.h. es gibt ein gemeinsames Taktsignal. Ein Baustein (oder eine Einheit) liefert die Daten an seinem Ausgang - und genau beim Taktsignal übernimmt der nächste Baustein (nächste Einheit) diese Daten.

Das Taktsignal ist - so wie alle digitalen Signale - idealerweise bzw. theoretisch ein Rechtecksignal. Normalerweise wird dabei entweder die steigenden oder die fallende Flanke des Taktsignals verwendet.

(Folgendes überspringen, wenn's net klar ist

Bei den hohen Frequenzen, die mittlerweilen verwendet werden, ist das Problem, dass es bereits bei relativ kurzen Leitungen zu kapazitiven Verlusten kommt. Als wären Kondensatoren zwischen den Leitungen geschaltet. Und Kondensatoren wirken bei hohen Frequenzen wie niedrige Widerstände. D.h. der Strom rinnt nicht zum nächten Baustein sondern quasi zwischen den Leitungen. Praktiscsh ist das so, dass sich die Elektronen bzw. Löcher in zwei nebeneinanderliegenden Leiterbahnen gegenseitig anziehen (+ und - zieht sich an - elektrisches Feld). Und die bleiben dann dort an den Leiterbahngrenzen. Und wenn jetzt das Signal wechselt (z.B. von High auf Low), dann können diese Elektronen oder Löcher zurückfließen. Bei extrem hohen Frequenzen und bei langen Leitunge hätte man dadurch fast einen Kurzschluss auf einer Leitung, die aber gar nicht verbunden ist! Bei uns ist das Problem, dass das Signal beim anderen Baustein nicht sofort oder nicht sauber ankommt. Es kommt kein Rechtecksignal mehr an, sondern eher etwas abgerundet Trapezförmiges - oder Richtung Sinus-Signal bzw. wenn ganz extrem: Gar nix mehr.

Zusammengefasst: Lange Leitung und hohe Frequenzen machen Probleme.

Wie oben erwähnt, wird normalerweise beim Taktsignal immer nur die fallende oder steigene Taktflanke als Takt verwendet. Angenommen ich will Daten vom Speicher zur CPU übertragen. Das Taktsignal hat 100 MHz. D.h. es gibt 100 x 10^6 steigende Taktflanken pro Sekunde - alle 10 ns eine. Was kann mit den Signalen auf den Datenleitungen zwischen zwei steigenden Taktflanken passieren: Es kann gleichbleiben, von high auf low gehen, oder von low auf high. D.h. auf den Datenleitungen habe ich max. eine Signaländerung - am Taktsignal aber zwei. Wenn ich also nur die steigende Taktflanke des Taktsignals nehme, dann ist die Frequenz am Taktsignal mindestens doppelt so hoch, wie die Frequenz auf den Datenleitungen. Bei einer Taktfrequenz von 100 MHz würden die Frequenz auf der Datenleitung nur maximal 50 MHz sein. Anders ausgedrückt: Der Abstand zwischen zwei steigenden Takflanken ist 10ns, aber der Abstand zwischen zwei steigenden Flanken am Datensignal ist minimal 20ns. Trotzdem werden die Daten mit 100 MHz übertragen, weil ja alle 10ns das Signal abgetastet wird.

Das bedeutet, dass meine einzige kritische Leitung das Taktsignal ist. Auf den Datenleitungen ist eh alles nur halb so schnell, also kein Problem. Man würde also einiges verschenken, weil man beim Platinendesign alles auf die hohe Frequenz des Taktsignals auslegen muss. Deswegen werden schon seit einigen Jahren beide Flanken des Taktsignals benutzt - steigende und fallende. Müsste dann Double Pumped heißen.

Bei Quad Pumped wird das Taktsignal intern nochmals verdoppelt bzw. der Abstand der Takflanken halbiert. Auf den Leitungen wird nur das normale Taktsignal verwendet, aber die Bausteine greifen die Datensignale 4 mal pro Takt ab: Steigende Flanke, fallende Flanke und 2 mal dazwischen.

Das was ich jetzt schreibe ist eher eine Vermutung:

Oben habe ich ja schon geschrieben, dass die Frequenz von 50MHz ein Maximum ist - diese Frequenz tritt dann auf, wenn man immer 010101 usw. versenden würde. Nur dann ändert sich jedesmal das Signal. Nur dann habe ich den Abstand von 20ns zwischen zwei steigenden Takflanken.

Im Mittel ändert sich aber ein Signal auf der Datenleitung nur mit einer Wahrscheinlichkeit von 50%. D.h. im Mittel habe ich nur eine Frequenz von 25MHz auf der Leitung.

Und ich denke, das dass ausgenutzt wird. Statt also jetzt nur einmal pro Periode des Taktsignals (z.B. bei der steigenden Flanke) das Datensignal zu übernehmen, wird es 4 mal übernommen. Damit ist die mittlere Freuqenz auf der Datenleitung 100Mhz - genauso hoch wie auf der Taktleitung. Da aber die Daten 4 mal übernommen werden, beträgt die Datenübertragungsrate 400 MHz.
 

Zwicke

Lieutenant
Dabei seit
Aug. 2006
Beiträge
522
266 * 4 = 1064
wo kommen eigentlich die 2 MHz her?
 

dcdead

Captain
Dabei seit
Okt. 2005
Beiträge
3.535
es handelt sich um 266,6(Periode) MHz und das mal 4 ergibt 1066,6(Periode)
 

IRID1UM

Commodore
Dabei seit
Juni 2003
Beiträge
4.591
Es sind ja nicht 266 mhz, sondern 266.6 periodisch. Das macht den Unterschied.
Ich sehe gerade, ich hab wohl zu lange gelesen und mittlerweile haben zwei Andere bereits geantwortet. Da war keine Spam-Absicht dahinter.
mfg
IRID1UM
 

Hypocrisy

Admiral
Dabei seit
Nov. 2006
Beiträge
8.700
hehe, mathegenies am werk. bitte aufhören!
 

Simon

Fleet Admiral
Dabei seit
Jan. 2002
Beiträge
10.650
Meistens sind es 266,66 MHz. ;)

mfg Simon
 

german_freaky

Lieutenant
Ersteller dieses Themas
Dabei seit
Okt. 2006
Beiträge
1.002
Wow, danke für die vielen Antworten! :daumen:
Also doch nicht ganz aus der Luft gegriffen, aber letzten Endes doch Bauernfängerei, da für den Normal-User eh nicht nachvollziebar ;)


MfG german_freaky
 

byte_head

Captain
Dabei seit
Jan. 2005
Beiträge
3.674
Den normal User wird es auch nicht interessieren wie viel FSB seine CPU hat,
sondern eh einen fertig Rechner kaufen. :rolleyes:

Aber mal ehrlich, wir diskutieren hier über ein Thema was nichtmal ein Topic wert ist. :lol:
 

german_freaky

Lieutenant
Ersteller dieses Themas
Dabei seit
Okt. 2006
Beiträge
1.002
Naja gut, ich meinte jetzt den User, der schon mal was von fsb gehört hat ;)

Also ich finde das Thema ist schon ein Topic wert, aber okay, ich glaube jetzt ist alles geklärt.

@ CB-Mod: Bitte closen!


MfG german_freaky
 
Top