News CPU-Gerüchte: AMDs Genoa für Server mit 96 Zen-4-Kernen

[SaschaHa]

96 Kerne bei Zen 4 (bzw. 50% mehr als bisher) habe ich schon länger vermutet, da TSMC's 5 nm-Fertigung ja etwa 84% mehr Transistoren erlaubt und die einzelnen Kerne ja wieder etwas erweitert werden (Sprich: 50% mehr Kerne + ~20% mehr Komplexität pro Kern = ~80% mehr Transistoren).

Was ich hier aber eher für unplausibel halte, sind die 6096 Kontaktflächen, um dies zu erreichen: Die 96 Kerne wären - wie oben beschrieben - dank 5 nm auch bei etwa der gleichen Fläche wie bisher möglich.

Betrachtet man zudem die bisherigen TR-CPU, sieht man, dass dort bereits jetzt deutlich mehr Platz auf den Platinen vorhanden ist, sodass theoretisch sogar jetzt schon mehr als 64 (Zen 3) Kerne möglich gewesen wären.

Die 96 Kerne halte ich daher selbst unter Berücksichtigung einer höheren Komplexität pro Kern für absolut plausibel bei etwa gleichbleibender Sockel-Größe. Sollte diese aber derart (um etwa 50%) steigen, dürften auch 128 oder gar 144 Kerne möglich werden, wobei ich 144 aber eher für unrealistisch halte.

Ich denke, der nächste Sockel wird entweder eher auf ca. 4500 Pins und bis zu 96 Kernen hinauslaufen, oder aber - bei 6096 Pins - auf bis zu 128 Kerne (alleine schon wegen der psychologischen "mehr als Hundert"). Kommt aber natürlich auch darauf an, wie weit sich Zen 4-Kerne von ihrem Vorgänger unterscheiden und was für Zen 5 geplant ist. Sollte bis Zen 5 bereits eine mehr als 60% höhere Komplexität gegenüber Zen 3 geplant sein, sind die Spekulationen durchaus plausibel.

 

[PS828]

@SaschaHa bin bei dir in deinen Prognosen. Allerdings werden sie unabhängig von der Kernzahl unabhängig von Anfang an die 6096 pins nutzen einfach damit für die Zukunft Platz nach oben ist

 

[Skysnake]

Also bezüglich Memorybandbreite bei wenigen cores möchte ich mal widersprechen.

So lange man nicht pro Flop/Op 24 Byte Memorybandbreite hat, hat man nicht zu viel.

C=a+b

8byte=8bytex8byte


Ergo 24 Byte pro Flop oder Op.

Und da wird man auch mit 12 Channels wohl noch weg bleiben trotz nur 12 cores.

 

[Kalorean]

"The data shows, that..." wird überall so geschrieben, nirgends liest man "With this data we show, that..."

Das ist nicht der Punkt, den er transportieren möchte. Er meint folgendes:

Eine hinsichtlich der Zukunft geäußerte Vermutung, dass etwas dergestalt aussehen könnte, erfüllt nicht das Kriterium einer 'Datenlage'. Es ist eine Vermutung hinsichtlich dessen, wie die Datenlage zu gegebene Zeit aussehen könnte. Das sind aber per definitionem gerade keine verifizierbaren Daten, sondern spekulative Überlegungen und Mutmaßungen hinsichtlich solcher. Diese können sich zukünftig als treffend erweisen - oder nicht - und werden damit zu verifizierbaren Daten - oder nicht - sind es aber bis dato strenggenommen noch nicht.

 

[Taxxor]

Das sind aber per definitionem gerade keine verifizierbaren Daten, sondern spekulative Überlegungen und Mutmaßungen hinsichtlich solcher. Diese können sich zukünftig als treffend erweisen - oder nicht - und werden damit zu verifizierbaren Daten - oder nicht - sind es aber bis dato strenggenommen noch nicht.

Und was hat die Tatsache, dass die Daten nicht verifizierbar sind, damit zu tun, dass sie jetzt trotzdem eben etwas, eventuell falsches, "zeigen" können?

Es ging ihm hier darum, dass Daten selbst nichts "zeigen", sondern nur von jemandem "gezeigt werden" können.

 

[Salutos]

Mit 12 Kernen pro CCD müsste man wieder zwei CCX einführen, das hat man gerade mit Zen3 abgeschafft. Macht also keinen Sinn und liegt nicht an 5nm.

Sehe ich anders, zwei CCX wurden hinfällig weil man bei Zen 3 die gemeinsame Nutzung des L3-Caches über alle Kerne ermöglicht, das sollte auch auf 12 Kerne skaliert werden können.

 

[ExigeS2]

bis 2022 fliesst noch viel wasser den rhein herunter

 

[Kalorean]

Und was hat die Tatsache, dass die Daten nicht verifizierbar sind, damit zu tun, dass sie dann jetzt eben etwas, eventuell falsches, "zeigen" können?

Es ging ihm hier darum, dass Daten selbst nichts "zeigen", sondern nur von jemandem "gezeigt werden" können.

Weil die Daten, von denen du redest, nicht nur nicht verifizierbar sind, sie sind nichtexistent. Deshalb können sie gar nichts zeigen. Du kannst so viele hypothetische 'wenn, dann' Szenarien konstruieren, wie die möchstest, das sind immer noch keine Daten.

Ist trivial simpel eigentlich. Natürlich kann man sagen, Zen 4 Genoa könnte mit 96 Kernen kommen. Und Dutzend anderen Dingen. Das ist es dann aber auch schon. Es ist eine Vermutung. Spekulation. Mag sich sin der Zukunft bewahrheiten. Es sind trotzdem aktuell keine Daten. Und deshalb zeigen sie auch nichts.

 

[3125b]

Jetzt muss nur noch mal irgendwann irgendwas lieferbar sein ...

 

[Taxxor]

Weil die Daten, von denen du redest, nicht nur nicht verifizierbar sind, sie sind nichtexistent. Deshalb können sie gar nichts zeigen. Du kannst so viele hypothetische 'wenn, dann' Szenarien konstruieren, wie die möchstest, das sind immer noch keine Daten.

Sie stehen dort, also sind es Daten. Alles was ich hier schreibe sind ebenfalls Daten, die dir meine Worte zeigen.

Es sind trotzdem aktuell keine Daten. Und deshalb zeigen sie auch nichts.

Natürlich. Es sind vermutete Eckdaten der Server CPU und als solche zeigen sie, was ExecutableFix über die CPU vermutet.

 

[Kalorean]

Sie stehen dort, also sind es Daten. Alles was ich hier schreibe sind ebenfalls Daten, die dir meine Worte zeigen.


Natürlich. Sie zeigen, was ExecutableFix vermutet.

Nein. Alles was das steht sind die Eckdaten einer Vermutung, die irgendjemand aufgestellt hat. Nicht mehr und nicht weniger.

 

[Taxxor]

Nein. Alles was das steht sind die Eckdaten einer Vermutung, die irgendjemand aufgestellt hat. Nicht mehr und nicht weniger.

Und die Eckdaten zeigen diese Vermutungen, nicht mehr und nicht weniger. Also zeigen sie etwas.

 

[Kalorean]

Und genau diese Vermutungen zeigen die Daten, nicht mehr und nicht weniger. Also zeigen sie etwas.

Nein, weil Vermutungen keine Daten sind. Daten sind methodolgisch empirisch verifizierbar und korrespondieren mit der Realität. Vermutungen tun das per definitionem nicht, sie spekulieren über Mögliches.

 

[Taxxor]

Es wurde ja auch nicht von "Daten" geschrieben sondern von "vermuteten Eckdaten".
Und die zeigen etwas, oder woher weißt du, über was dort spekuliert wird, wenn dir die vermuteten Eckdaten in dem twitter Post nichts zeigen würden?

 

[w0mbat]

Sehe ich anders, zwei CCX wurden hinfällig weil man bei Zen 3 die gemeinsame Nutzung des L3-Caches über alle Kerne ermöglicht, das sollte auch auf 12 Kerne skaliert werden können.

Ich weiß nicht ob das jetzt ein Scherz-Kommentar sein soll, oder ob du die topologischen Zusammenhänge einfach wirklich nicht verstehst. Acht Kerne mit einander zu verbinden ist sehr schwer, daher gab es vor Zen3 ja die 4C-CCX. Die "gemeinsame Nutzung des L3-Caches über alle Kerne" ist doch einfach nur das Resultat einen 8C-CCX. Du musst die Kerne weiterhin mit einander verbinden und das wird expotentiell aufwändiger, je mehr Kerne es sind.

Willst du nen ringbus über 12 Kerne legen? Oder nen Butter-Donut? Wie stellst du dir das vor?

Die Idee hinter den CCX war ja gerade, dass man das layout topologisch nicht so aufwändig macht. Mit Zen3 ist man bei einem komplett neuen re-design jetzt in vollen gegangen und hat alle 8 Kerne verbunden. 50% mehr würde wahrscheinlich 200% aufwändiger sein, bzw. die Latenzen töten.

 

[Kalorean]

Es wurde ja auch nicht von "Daten" geschrieben sondern von "vermuteten Eckdaten".
Und die zeigen etwas, oder woher weißt du, über was dort spekuliert wird, wenn dir die vermuteten Eckdaten in dem twitter Post nichts zeigen würden?

Wenn Du es partout nicht verstehen möchtest, ken Problem. Viel Spass noch.

 

[Thukydides]

@w0mbat

Ja da hast du Recht. Ich denke deshalb werden sie später dann auf ein 16 Kern Design gehen, spätestens mit Zen 5. Das wird dann eben auf einem DIE 2 x 8 Kern CCX haben, im Prinzip das Design von Zen 2 fortgeführt nur mit 8 statt 4 Kernen.

Irgendwann wird das DIE sonst einfach zu winzig und es wäre schon praktischer etwas weniger DIEs zu haben. Wenn Zen 4 tatsächlich bei einem 8 Kern CCX pro DIE bleibt, werden sie die Kerne bestimmt massiv aufbohren, denn dann haben sie ja gut Platz den sie nutzen können, sonst wäre das DIE ja nur noch 40mm² groß und das wäre schon etwas Verschwendung denke ich. Wahrscheinlich kommen sie dann auf 60mm² in 5nm.

 

[Maxxx800]

Bei dem was einige hier schreiben könnte man meinen AMD hat ein handfeste Statement herausgegeben. Es ist nur ein frühes Gerücht, nicht mehr und nicht weniger.
Abwarten, das sagt noch garnix aus. Ich vermute nach wie vor 5nm Chiplets mit mehr Kernen pro Chiplet.
IO DIE dann in 8nm von Samsung.

 

[bad_sign]

Könnt ihr eure Daten - zeigen Diskussion bitte nicht hier austragen...

96 Kerne sabber Da kommt echter Hardware Porno auf uns zu

 

[Santa Clause]

Genoa sollte Ende 2021 / Anfang 2022 fertig werden, Milan wird auch schon seit ein paar Monaten an Großkunden (aka Google, Amazon, etc.) ausgeliefert. Bis Ende 2022 wird man wohl kaum auf AMDs 5nm Epyc Chips warten müssen.