News CPU-Gerüchte: AMDs Genoa für Server mit 96 Zen-4-Kernen

Volker

Ost 1
Teammitglied
Dabei seit
Juni 2001
Beiträge
16.140
Vermutlich Ende 2022 wird AMDs Genoa-Server-CPU enthüllt. Erste vermutete Eckdaten zeigen ein interessantes Komplettpaket, welches mit 96 Zen-4-Kernen startet, mit 128 PCIe-Lanes der fünften Generation weitergeht und mit einem breiten 12-Kanal-Speicherinterface im riesigen Sockel SP5 mit 6.096 Kontaktflächen seinen Platz findet.

Zur News: CPU-Gerüchte: AMDs Genoa für Server mit 96 Zen-4-Kernen
 

ghecko

Fleet Admiral
Dabei seit
Juli 2008
Beiträge
13.736
Wenn die dasselbe Packing verwenden wären dass 12-Kern Chiplets.

//Meh, zu früh gefreut, es sind 12 Chiplets. Bin mal gespannt wie die die unterbringen. Und wie das ganze Konstrukt am Ende aussieht. Vllt 2x3 auf jeder Seite des IO-Chips.
 
Zuletzt bearbeitet:

Krautmaster

Fleet Admiral
Dabei seit
Feb. 2007
Beiträge
23.768
Das würde für ne neue IO Die mit 6 Chiplet bzw 12 CCX sprechen. Naheliegend wären eigentlich nach wie vor 8 Chiplet aber naja, mit 6 Chiplet könnte das Design günstiger sein.
Oder aber 12 Chiplet wenn man den aktuellen 8C Ausbau beibehält also quasi Zen 3 und nicht auf 16C pro Chiplet geht.
 

zeedy

Captain
Dabei seit
Dez. 2012
Beiträge
3.371
Höchstwahrscheinlich wieder 8 Kern Chiplets. Da passen ja je 2 mehr pro Seite, also 12*8. Im Desktop braucht kein Mensch mehr als 16 Kerne, auch nicht Ende 2022. Vor allem da Intel eh keine Konkurrenz im HEDT ist.
 

PS828

Prophet
Moderator
Dabei seit
Juni 2019
Beiträge
5.648
Gibt auch einen schönen Ausblick auf den nächsten Threadripper (Pro) Sockel.

Mal sehen was die Xeons machen aber hier sieht man vorerst Wohl kein Land im direkten Vergleich. Das sind absolute Monster.

Dazu das Speicherinterface und die lanes.. der Traum eines jeden Server-Betreibers.

Ich denke mal die kleineren Epycs bekommen dann wieder 8 Chanel RAM einfach weil es so besser geht mit dem großen Sockel und derart wenigen Kernen drauf^^

Hieße für das den dodecachannel Chip dass 24 RAM Bänke im Singlesockel und 48 im Dualsockel möglich werden..das alles mit DDR5

Einfach wow.
 
Zuletzt bearbeitet:

PS828

Prophet
Moderator
Dabei seit
Juni 2019
Beiträge
5.648
@zeedy evtl machen sie ja tatsächlich einen Kleinen Sprung das werden wir sehen.

Oder aber das passiert Erst wenn die Anzahl der Kerne in den Chiplets steigt.
Dann kommt vielleicht ein 20 Kerner bei 10 cores Pro chiplet bei Zen5 ..

Es ist auf jeden Fall noch sehr viel Performance drin.

Bei den Mainstream Sockeln können sie sich sowieso Zeit lassen. HEDT wird einfach mit Threadripper (Pro) Zusammen die EPYCs begleiten. Hier gibt's ja auch Bedarf für sowas
 

Salutos

Lieutenant
Dabei seit
Sep. 2018
Beiträge
593
5nm bringt wohl noch nicht genug, damit das Package gleichgroß bleibt bei mehr Kernen?
Wundert mich auch, die Eckdaten sprechen eher weiterhin dafür, dass weiterhin 7nm+ oder N6 genutzt wird. 1,5x bei (Kontakten, Speicherinterface, Anzahl CPU-Chiplets, Verbrauch) das geht auch mit 7nm, dazu braucht es kein 5nm.
Bei einer 5nm Fertigung würde ich eher vermuten, dass das 1,5x im Chiplet stattfindet -> 12 Cores pro Chiplet
Die 7nm Fertigung wird allerdings bis 2022 wohl noch deutlich günstiger, weiter gereift und läßt dann auch mehr Takt zu. Eine bessere Marge kommt noch obendrauf.
Und vorneweg sind sie mit diesem Leistungsdaten eh im Serverbereich.
 

C.J.

Lieutenant
Dabei seit
Juni 2006
Beiträge
535
Klingt dennoch erstaunlich! Frage mich wann mal 1:2 HT/SMT kommt.
Meinst du dieses ominöse Reverse-SMT? Je nach Sichtweise wird das entweder nie kommen oder wird bereits seit über 20 Jahren eingesetzt (Kerne rechnen bereits mehrere Instruktionen parallel, hier limitiert aber nicht die Anzahl der ALUs, sondern der Grad an Parallelität, den der Code an sich überhaupt zulässt und Latenzen).
 

PS828

Prophet
Moderator
Dabei seit
Juni 2019
Beiträge
5.648
Im übrigen ist hier das Thema SMT3 oder 4 für bestimmte Modelle nicht vom Tisch.

Das möchte ich gerne noch hinzufügen. Klar weiß keiner sicher was hinter den Kulissen abgeht aber derartige Gerüchte wurden bisher weder bestätigt noch dementiert.

Im Podcast "broken Silicon" Folge 87 von Moores law is dead genauer ausgeführt.
Zu Gast war dort ein IT director von Richardson Electronics.
 

Hayda Ministral

Vice Admiral
Dabei seit
Nov. 2017
Beiträge
6.941
Wundert mich auch, die Eckdaten sprechen eher weiterhin dafür, dass weiterhin 7nm+ oder N6 genutzt wird. 1,5x bei (Kontakten, Speicherinterface, Anzahl CPU-Chiplets, Verbrauch) das geht auch mit 7nm, dazu braucht es kein 5nm.

Der Flächenbedarf ist nur eine der Stellgrößen die Du mit der Wahl des Node festlegst. Eine andere ist die Kombination aus Verbrauch und Taktfrequenz.
 

Conqi

Commander
Dabei seit
Dez. 2011
Beiträge
2.907

Hayda Ministral

Vice Admiral
Dabei seit
Nov. 2017
Beiträge
6.941
OT: weil es eben noch keine Daten sind. Es sind Vermutungen über Daten. Man kann die Vermutungen zeigen, die vermuteten Daten selbst können aber noch nichts zeigen.
 

w0mbat

Lt. Commander
Dabei seit
Juni 2006
Beiträge
1.116

Taxxor

Fleet Admiral
Dabei seit
Mai 2011
Beiträge
12.390
OT: weil es eben noch keine Daten sind. Es sind Vermutungen über Daten. Man kann die Vermutungen zeigen, die vermuteten Daten selbst können aber noch nichts zeigen.

OT: Wenn ich mir Daten anschaue, ob sie vermutet sind oder nicht, dann zeigen sie mir etwas dadurch, dass ich sie sehe(im Falle von vermuteten Daten zeigen sie mir eben die Vermutungen) und das hab ich auch noch nirgends anders gehört/gelesen, weder im Deutschen noch im Englischen.

"The data shows, that..." wird überall so geschrieben, auch wenn streng genommen Daten keine Aktionen ausführen können, nirgends liest man deswegen umständliche Formulierungen wie "With this data we show, that..."
 
Top