News Intel Xeon: Sierra Forest mit 144 Kernen, Granite Rapids mit MCR-8800

[eastcoast_pete]

144 E-Cores, also ein vergleichsweise großer Ausbau, hatten wir so ähnlich schon mit Larrabee und Xeon Phi. Beides ist nicht gekommen um zu bleiben.

Vielleicht geht es hier darum, Kerne zwar mit beschnittenem Instruktionssatz anzubieten, die aber P-Core Frequenzen erreichen? Also für Software, die AVX oder gar erst AVX512 nicht ausnutzt?

Neben dem etwas nebulösen "Cloud Computing" sind derartige Chips (allerdings wohl eher als solo Chiplet) auch in 5 G Basestations im Einsatz.

 

[xexex]

144 E-Cores, also ein vergleichsweise großer Ausbau, hatten wir so ähnlich schon mit Larrabee und Xeon Phi. Beides ist nicht gekommen um zu bleiben.

Andere Zeiten und eine komplett andere Ausrichtung, Larrabee sollte in den Märkten wildern in denen nun vor allem GPGPU Lösungen von Nvidia angesiedelt sind. Die Nachteile haben da aber klar überwogen, der Takt und somit auch die Leistung lag bei gerade einmal 1Ghz.

Die Ausrichtung mit Sierra Forest ist da schon eine andere, heutzutage dominieren oft Anforderungen an viele VMs und das fehlende SMT spielt da sogar im Punkto Sicherheit eine positive Rolle. Zudem ist auch die Leistung eine andere, die E-Cores bewegen sich in ganz anderen Leistungsdimensionen als die damaligen Atom Kerne.

Man kann sich eine solche CPU heutzutage also durchaus in vielen Szenarien vorstellen, ganz im Gegensatz zu den damaligen Versuchen die sich an einen ganz speziellen Markt richteten.

 

[eastcoast_pete]

Was man auch nicht vergessen sollte: multithreading, also bei x86/x64 zwei pro Kern, verdoppelt eben nicht die mögliche Compute Leistung. Wenn man viel Glück und die idealen Anwendungen hat, kommen um die 50% mehr dabei raus. Multithreading ist im wesentlichen ein Ansatz, um doch noch etwas Leistung von sonst lange nicht ausgelasteten Kernen zu erhalten. Kostet aber deutlich extra Silizium und auch Overhead damit das klappt. Übrigens einer der Hauptgründe, warum ARM CPUs (inklusive Server) und ARM Derivate (Apple M1, M2!) kein Multithreading einsetzen; da ist der Gedanke, wenn mehr Leistung gebraucht wird, das Silizium das Multithreading bräuchte, lieber in mehr Kerne/größere Caches zu stecken. Der Ansatz von Intel in Sierra Forest - viele E Kerne, kein Multithreading- ist hier also sehr "ARM-artig". Und ja, nicht jede Anwendung braucht AVX512 usw. AVX2 können die E-Kerne ja schon.

 

[MalWiederIch]

Bergamo ist aber ein Produkt für dieses Jahr H1 2024 könnte schon Zen 5 / Turin fällig sein, da spricht die Gerüchteküche von maximal 192 oder 256 Cores. Dagegen wäre 144x E-Core nicht konkurrenzfähig

Es kaufen auch nur sehr, sehr wenige die maximale Kernanzahl, von daher für die wenigsten relevant ob sie da „konkurrenzfähig“ sind.

 

[Nagilum99]

OS booted in <18 Stunden?

 

[stefan92x]

Es kaufen auch nur sehr, sehr wenige die maximale Kernanzahl, von daher für die wenigsten relevant ob sie da „konkurrenzfähig“ sind.

Würde ich gar nicht mal so sagen. Diese Lösungen mit vielen kleinen Kernen sind ja für Cloud-Provider gedacht, die es lieben, wenn sie möglichst viele VMs auf einem Server laufen lassen können. Die bewegen sich schon oft am oberen Bereich der Modellpalette, weil das einfach die effizienteste Auslastung der Hypervisor ermöglicht.

OS booted in <18 Stunden?

Früher Prototyp, überhaupt kein optimierter/angepasster BIOS-Code vorhanden, Training von RAM dauert ewig etc. Ist tatsächlich gut möglich, dass das eine reale Angabe ist für einen ersten Boot des Systems.

 

[Philste]

Genoa fährt 192 Threads auf, Bergamo sogar 256, aber mit geringerer IPC. Mit beiden dürfte Intels Lösung ein Problem haben mitzuhalten.

Man darf halt nicht vergessen, dass diese Version von Sierra Forest nur auf den SP Sockel setzt. Sierra Forest AP wurde entweder gecancelt oder gab es nie. Die Konkurrenten sind also eher AMDs Produkte auf SP6, sprich Siena (32C/64T ZEN4 ) und Siena Dense (64C/128T ZEN4c). Diese kommen beide erst in der 2ten Jahreshälfte, das heißt mit 1H 2024 wäre Intel gar nicht so weit hintendran.

Und da die aktuellen E-Kerne Skylake/ZEN2 IPC haben, ist es wohl nicht zu gewagt zu prognostizieren, dass die neuen irgendwo bei Sunny/Cypress Cove und ZEN3 liegen. Davon 144 werden deutlich stärker sein als 64 ZEN4c Kerne, auch wenn letztere SMT haben.

 

[BAR86]

Emerald Rapids bringt dann ja doch deutlich mehr Veränderungen als gedacht:
https://twitter.com/SquashBionic/status/1641110091763154945?s=20

Two tiles (von 4 bei SPR)

Each with 33 cores (von 15 bei SPR)

1 core per tile disabled for yield purpose

Each core has 5MB L3 cache (bedeutet bei 64 Kernen mal eben 320MB L3, im Vergleich zu ~110MB bei SPR)

Und das bei ~20mm^2 weniger Die Fläche

Nebenbei auch noch ein krasses Statement zum Yield von Intel 7. Man geht nicht von 4 ~400mm^2 großen Chips auf 2 ~800mm^2 große, wenn es Probleme gäbe

es sei uns allen zu wünschen, dass Intel die Fertigung in den Griff bekommt.
Aber angesichts der auch jüngsten Verschiebungen (Meteor/Arrow... den kurzfristigen Verschiebungen von Arc, den dauernden Verschiebungen bei Sapphire Rapids) grad wieder wär ich immer noch vorsichtig was Ankündigungen betrifft.
Selbst wenn es sich um Produkte handelt die schon in 1 Jahr kommen sollen, was dich schon eher kurz ist.
Neteor Lake läuft auch schon über 1 Jahr im Labor (im schlechteren Intel 4 Prozess).

Entweder
-läuft der Intel 3 dann EUV Einsatz besser als Intel 4
oder

• intel verschiebt bald wieder
• Inel ist der Yield im Serversegment aufgrund der hohen Marge und des Rückstands grad egal

 

[Volker]

Intel 3 ist quasi Intel 4 haben sie gestern gesagt, es ist eben nicht mehr one size fits all. Das ist quasi wie früher, als es von einem Fertigungsprozess auch immer zwei Abstufungen gab, damals war einer nur immer für Embedded und so Krams, also eher noch auf Low Power optimiert, während der erste normal war, wie zum Beispiel P1264 als regulärer 65-nm-Prozess bei Intel damals, P1265 als optimierte Variante, P1266 war dann 45 nm normal usw usw. Hier Geschichte
https://www.computerbase.de/2005-09/idf-neuer-ultra-low-power-65-nm-prozess/


Am Ende sind all diese Zahlen aber nur Marketing und haben nix mit der Realität zu tun. Klingt halt geiler wenns kleiner wird. Bei Intel 20A zu 18A wird es dann genau das gleiche, dürfte Mobile mit 20A debütieren, im Server dann direkt Intel 18A.

Dieses Wissen und die gestrigen Aussagen verwässern aber die ganzen Intel-Marketing-PR-Aussagen zu "5 Nodes in 4 Jahren" deutlich .. wenn es eigentlich nur 3 + 2 sind.

 

[Volker]

Artikel-Update: Im Nachgang zum Webinar hat Intel erste offizielle Bilder der 5th Gen Xeon Scalable alias Emerald Rapids veröffentlicht. Intel macht bei diesen Prozessoren einen Schritt zurück vom aktuellen Tile-Design mit vier CPU-Kacheln, die via EMIB verbunden sind, und setzt nur noch auf zwei CPU-Dies. Diese besitzen jeweils 33 Kerne, aus Yield-Gründen dürften aber stets maximal nur 32 Kerne aktiv sein und so einen 64-Kern-Prozessor ermöglichen. Bei Sapphire Rapids ist aktuell bei 60 Kernen Schluss. Zu weiteren technischen Angaben will sich Intel in den kommenden Wochen und Monaten äußern, Gerüchte besagen einen zusätzlich gesteigerten L3-Cache, aber auch den Abgesang auf den 4- und 8-Sockel-Support, der Fokus liegt auf 2-Sockel-Systemen. Das wäre auch nicht einmalig, schon Ice Lake-SP wurde seinerzeit explizit nur für maximal 2 Sockel gebracht.

[Bilder: Zum Betrachten bitte den Artikel aufrufen.]​

 

[mae]

OS booted in <18 Stunden?

Ich verstehe das so, dass sie den OS-Boot durch hatten, <18h nachdem sie den Chip das erste mal aufgedreht hatten. Da hatten sie schon das ganze BIOS durch und eben auch das OS, ohne auf Bugs gestossen zu sein, die sie nicht schnell per Software-Aenderung umgehen konnten. Und Anpassungen der Software an die neue Hardware waren vielleicht auch noch nicht vollstaendig getestet (je nachdem, wie weit sie im Simulator testen konnten).

 

[Oberst08]

und setzt nur noch auf zwei CPU-Dies. Diese besitzen jeweils 33 Kerne, aus Yield-Gründen dürften aber stets maximal nur 32 Kerne aktiv sein und so einen 64-Kern-Prozessor ermöglichen.

Wie genau kommt man denn dann auf die angekündigten 144 Kerne? Oder sind die inzwischen Schall und Rauch?
Wenn eine CPU 64 Kerne hat und man keine 4 und 8 CPU Modelle bietet, dann kommt man ja maximal auf 128 Kerne im Dual-CPU System. Das geht irgendwie nicht wirklich aus dem Update hervor.
Danke Volker, hatte die Forrest und Rapids durcheinander gebracht...

 

[Volker]

144 E-Kerne sind Sierra Forest, das ist Emerald Rapids mit nur P-Cores - und das steht gleich im ersten Satz des Updates. Der Nachfolger Granite Rapids wird auch noch lange nicht auf 144 P-Cores kommen sondern irgendwo zwischen 64 und dem Wert landen^^

 

[Philste]

Intel 3 ist quasi Intel 4 haben sie gestern gesagt, es ist eben nicht mehr one size fits all.

Das war doch eigentlich insgeheim schon lange klar oder nicht? 4 und 20A sind die "Early" Prozesse, die nur einige Libraries unterstützen, mit denen kann man also gar keine ganze CPU bauen, selbst wenn man wollte. Deshalb auch so viel extern bei Meteor Lake. 3 und 18A sind dann die verbesserten Versionen mit allen Libraries und auch besseren Power/Performance Charakteristiken.

 

[Majestro1337]

Schön wie Intel mit seinen "glued together" chips hinterher humpelt

 

[ETI1120]

Nebenbei auch noch ein krasses Statement zum Yield von Intel 7. Man geht nicht von 4 ~400mm^2 großen Chips auf 2 ~800mm^2 große, wenn es Probleme gäbe

Oder ein Statement gegen das Advanced Packaging bei Intel.

IMO war Sapphire Rapids immer zu komplex. 4 Dies und 10 EMIB ist nicht einfach zu fertigen. Und wenn das Platzieren eines EMIBs schief geht ist die CPU Schrott.

 

[Volker]

Japp, zu komplex, genau wie Ponte Vecchio. Da wurde ja auch die Reißleine gezogen, einen Nachfolger in dieser Form wird nicht kommen.

 

[flappes]

Auf die Thread-Leistung bezogen wird da kein großer Unterschied zwischen 144+0 intel-Threads und 96+96 Thread von AMD sein. i.d.R. dürfte der 2. Thread so um die 50% Leistung erreichen, vielleicht in speziellen Szenarien auch mehr.
Zumindest bei im P-Core-Vergleich wäre das wohl so, bei E muss man mal schauen.

 

[Volker]

50% schafft ein HT-Core in der Regel aber nicht, eher so Tendenz 40%, plus minus je nach Anwendung. Die Ursprungsrechnung war ja mal, für nur ein paar Prozent mehr Transistoren gibt es 30% mehr Leistung, das ist alels bissel ausgeufert (mehr transitoren aber auch bissel mehr Leistung) aber im Kern noch ziemlich korrekt.

 

[bellencb]

Diese besitzen jeweils 33 Kerne, aus Yield-Gründen dürften aber stets maximal nur 32 Kerne aktiv sein ...

Diese (Teil-)Übersetzung von "yield purpose" verstehen zwar die hier regelmäßig Mitlesenden, eine echte deutsche Übersetzung empfinde ich aber als weniger anstrengend.

Diese besitzen jeweils 33 Kerne, zur Steigerung der produktiven Ausbeute dürften aber stets maximal nur 32 Kerne aktiv sein ...