Sie ist nicht final bevor sich nicht veröffentlicht ist. Schau Dir USB3 und die Probleme mit xHCI 0.96 (Entwurf) und xHCI 1.0 (Final) an, da gibt es dann dauernd Verbindungsabbrüche wenn da HW nach unterschiedlichen Versionen aufeinander trifft, weil in die finale Spezifikation noch UX States eingeflossen sind um Energie zu sparen. Wer HW kauft die auf dem Entwurf einer Norm basiert, riskiert es später Probleme zu bekommen und daher dürften weder Intel noch AMD sowas bei ihren Mainboards machen. Das es vorher schon Prototypen gibt ist klar, anhand der dabei gewonnenen Erkenntnisse wird ja dann die finale Spezifikation erstellt, sobald alle Probleme aus dem Weg geräumt sind.
Übrigens stand selbst auf der Folie von PCI-SIG in der News von heise aus 2016 die so klag als wäre PCIe 4.0 final 2017 über PCIe 4.0! Rechne nicht bei AM4 mit PCIe 4.0, dafür wird ein neuer Sockel kommen und der ist für Zen3 angekündigt und wird dann auch die Vorgänger RYZEN CPUs aufnehmen, es wird wohl aber nicht möglich sein die Zen3 dann in heutigen Boards zu betreiben, genau wie es bei FM2/FM2+ auch war und auch bei AMD3 gab es genug Boards die keine nur einige AM3+ CPUs unterstützt haben.
Übrigens stand selbst auf der Folie von PCI-SIG in der News von heise aus 2016 die so klag als wäre PCIe 4.0 final 2017 über PCIe 4.0! Rechne nicht bei AM4 mit PCIe 4.0, dafür wird ein neuer Sockel kommen und der ist für Zen3 angekündigt und wird dann auch die Vorgänger RYZEN CPUs aufnehmen, es wird wohl aber nicht möglich sein die Zen3 dann in heutigen Boards zu betreiben, genau wie es bei FM2/FM2+ auch war und auch bei AMD3 gab es genug Boards die keine nur einige AM3+ CPUs unterstützt haben.
Zuletzt bearbeitet:
