News Lunar Lake vs. Snapdragon X: Intel stört Qualcomm mit Teaser, Arrow-Lake-Details im Juni

RogueSix schrieb:
Soso... Arrow Lake jetzt also offiziell Q4/2024 und Panther Lake angeblich "schon" Mitte 2025.
Entweder Arrow Lake/20A wird tatsächlich so derbe schlecht, dass Intel es eilig haben, mit Panther Lake diesen neuerlichen Rohrkrepierer zu kaschieren oder aber Panther Lake wird auch erst frühestens Q4/2025 kommen.
Die Gerüchteküche sieht PNL (Panther Lake) als 4+8 in Intel 18A. Dies würde passen um LNL (Lunar Lake) 4+4 in TSMC N3B nach einem knappen Jahr abzulösen.
Im Desktop müsste dann ARL-R (Arrow Lake Refresh) 8+32 die Zeit überbrücken bis 2026 NVL (Nova Lake) in Intel 14A bereit stünde. Es gab auch mal Gerüchte, dass die meisten ARL in TSMC N3B gefertigt würden und nur ein spezielles kleineres Design (i5 und drunter) in Intel 20A erscheinen würde.
 
  • Gefällt mir
Reaktionen: DFFVB
Weyoun schrieb:
Das bedeutet dann, Intel muss an sich selber zahlen, wenn sie Prozessoren herstellen!? Je nachdem, wer Mehrheuts-Anteilseigner ist an der neuen Firma, könnte es am Ende so laufen wie bei AMD, dass sie keine Fertigung mehr haben. Kann ich mir nur schwerlich vorstellen.
Jaein. Das Konzept wäre das Intel CPU Unternehmen kauft die Produkte vom Intel Foundry Unternehmen und bezahlt entsprechend dafür. Gleichzeitig kann Intel CPU aber auch bei anderen Foundries, zB TSMC einkaufen. Und Intel Foundry kann auch gleichzeitig Aufträge anderer Unternehmen annehmen. zB. Qualcomm oder NVIDIA.

Solche Strukturen sind übrigens gar nicht so selten, das ist recht gängig.

Die Weichen dafür stellt Intel übrigens recht offen, auch wenn es noch keine offiziellen Aussagen gibt. Es wurden jetzt zB erstmals die Geschäftszahlen der Sparten eigenständig aufgeführt. Dort sieht man, dass die CPU Sparte hoch profitabel ist, die Foundry aber stark defizitär
 
7H0M45 schrieb:
Es wurden jetzt zB erstmals die Geschäftszahlen der Sparten eigenständig aufgeführt. Dort sieht man, dass die CPU Sparte hoch profitabel ist, die Foundry aber stark defizitär
Welcher Geschäftspartner will die Foundry dann aber (teilweise) erwerben, wenn damit kein Profit zu machen ist? Ich würde als Geldgeber dann die Finger davon lassen.
 
Wahrscheinlich würde sowas an die Börse gebracht werden. Und es gibt ja Pläne, dass in x Jahren (hab die Zahl jetzt nicht im Kopf) das ganze wieder Profitabel sein wird. Intel ist ja gerade im Foundry bereich ordentlich am Umstrukturieren. Auch die Öffnung der Fertigung gehört da zu.

Es wird aber vermutlich niemand relevantes bei Intel fertigen lassen, wenn die Designs dann auch im Unternehmen der Designsparte ist. Wenn man die Bereiche also sauber trennt, kann das auch für mehr potentielle Kunden interessant sein
 
Es wurden heute ein paar Details zu Skymont geleakt von der heutigen/gestrigen NDA Präsentation:

9 wide Decode (+50%)
8 INT ALUs (+100%)
4×128Bit FPU (+100%)

Offizielle IPC claims angeblich:

SpecINT: 37%
SpecFP: Höher als 37%, aber noch unbekannt.

Das würde sich mit früheren Behauptungen von Raichu und Kopite decken, dass Skymont in etwa die IPC von Golden Cove oder Cortex X erreicht. Mit 37% in SpecINT wäre man 10% vor Golden Cove. In FP ist der Rückstand deutlich größer, da bräuchte man 65%, um auf Golden Cove aufzuschließen.
 
  • Gefällt mir
Reaktionen: Piktogramm und mkl1
Ok laut Chips and Cheese: Nach ausführlicher Betrachtung der Bilder und etwas Verbesserung lässt sich auf der Folie 38% IPC für INT und 68% IPC für FP erkennen. Damit wäre man in Int 10% vor Golden Cove und ZEN4 und in FP auf einem Niveau mit Golden Cove und ZEN4.
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: Piktogramm
Joa die neuen E-Cores werden richtig krass. Wenn das in Arrow Lake dann über die Breite auch so skaliert wird der Vorsprung im Multi Core gegenüber aktuellen Core-CPUs riesig. E-Cores mit der Leistung der aktuellen P-cores und dazu Lion Cove mit nochmals zweistelligem IPC-Gewinn oben drüber. Sieht gar nicht mehr so kacke aus für Intel wie noch vor einer Weile gedacht^^
 
  • Gefällt mir
Reaktionen: Piktogramm
Womit sich natürlich dann die große Frage stellt, wie viel Strom sie dafür verbrauchen. Wenn sie da auch besser werden, dann geht wieder richtig was bei Intel.
 
Joa Lunar Lake in N3B von TSMC macht dadurch auch nen riesen Satz. Sie kämpfen nun wirklich mal wieder mit gleichen Waffen da wie der Wettbewerb und werden nicht durch ihre eigene shice Fertigung zurückgehalten, Meteor Lake war ja quasi TSMCs N7 mit EUV, da machen sie also mindestens 2 Schritte auf einmal (und überspringen auch noch die ganzen Füller wie N6, N4 usw).

Ich hab ja schon bissel NDA-Material, kein Wunder warum sie zur Computex damit rauskommen, Qualcomm soll direkt überfahren werden und zu AMD Strix Point dürfte das im ultramobilen Segment auch passen.
 
Wenn das so kommt, wird ja nochmal extrem verdeutlicht, wie schlecht Intels Fertigung ist. Lehne ich mich zu weit aus dem Fenster, wenn ich behaupte, Arrow Lake wird ein Sargnagel für Intels Foundry?
 
stefan92x schrieb:
Lehne ich mich zu weit aus dem Fenster, wenn ich behaupte, Arrow Lake wird ein Sargnagel für Intels Foundry?
Deswegen ist Arrow Lake ja auch zum Großteil N3B, auch wenn Intel das noch nicht offiziell macht. Ich denke 18A wird das erste brauchbare werden.
 
Skymont in LNL sind ja nur die LP-E Skymont ohne L3 Zugriff außerhalb vom Ringbus. Die regulären Skymont im Ringbus könnten dann ja noch besser performen bei Arrow Lake. Allerdings hat ARL andere Schwachstellen, die LNL nicht hat.
 
Volker schrieb:
Joa die neuen E-Cores werden richtig krass. [...] Sieht gar nicht mehr so kacke aus für Intel wie noch vor einer Weile gedacht^^
Wenn Skymont so kommt, sind die Intel E-Cores an einigen Stellen so breit, wenn nicht breiter als die großen Kerne vom M1/M2 von Apple. Mit ein paar Kompromissen für die Effizienz, aber das klingt schon krass.

Wenn da 4x128bit Vektoreinheiten verbaut sind, wird auch spannend wie da die Cluster der E-Cores, Caches und Speicheranbindung organisiert sein werden. Sinnvoll füttern lassen sich die Pipelines ja nur, wenn Load/Store dann auch von den derzeit 2x 128bit auf 3x, besser 4x 128bit aufgeblasen werden. Wenn die Cluster mit vier Kerne gleich bleiben, muss Intel dann massiv an den L2-Cache ran, oder aber es wird kleinere bis gar keine Cluster der E-Cores mehr geben.
Auch die Speicheranbindung wird spannend. Ein Ringstop für einen 4er Cluster wäre sträflich wenig. Je Skymont Kern einen eigenen Ringstop wäre aber nicht mehr effizient (auch mit neuer Fertigung nicht).
 
Zurück
Oben