News Ryzen 7x40 alias Phoenix: AMDs mobile Zen-4-RDNA-3-APUs bieten doch kein PCIe 5.0

[ghecko]

Ich sehe nicht, wie man mehrere PCB Layer einsparen kann und gleichzeitig noch mehr Lanes verbauen will.

Weil du nicht verstehst welch technischer Aufwand dahinter steckt, mehrere Signale möglichst verlustfrei in dieser hohen Frequenz über einen Kupferleiter zu schicken, so das am Ende noch ein verwertbares Signal ankommt. PCIe Gen1 bis 3 konnte man noch relativ problemlos nackt auf dem obersten Layer nebeneinander legen, mit einer Groundplane darunter. Für PCIe Gen5 müssen die Leiter voneinander getrennt in unterschiedlichen Layern und durch GND-Layer separiert laufen, sonst kommt am Ende nur noch Rauschen raus. Die Anforderungen an das Substrat sind auch noch mal höher, weil normales FR-4 eine zu hohe Dämpfung hat. Und das zieht sich dann über das gesamte PCB, auch wenn PCIe Gen5 nur an einer stelle ein paar cm durchs Board wandert.
Dann lieber den langsameren Bus mit mehr Lanes, Das ist tatsächlich günstiger.

 

[Legalev]

Einfach nur grauenhaft, was AMD da treibt. Zig unterschiedliche Technologien zusammengewürfelt und nicht mal die neueste GPU Arch bei den Desktop APUs.

Wie lange wollen die eigentlich noch die olle Zen 2 Architektur mitschleppen?

Ergänzung (8. Februar 2023)

Um PCIe 5.0 ging es in dem von dir zitierten Post doch gar nicht vorrangig.
Das LineUp ist grundsätzlich einfach nur grausig, weil AMD zig verschiedene Technologien miteinander vermischt und man erstmal Übersichtstabellen wälzen muss um überhaupt ansatzweise zu verstehen, was man tatsächlich verkauft bekommt.

Na dann viel Spaß bei Nvidia, wo bald ein Käufer ein Studium braucht um nicht die falsche Grafikkarte zu Kaufen

 

[Athlonscout]

Verstehe jetzt eure PCB und Layer - Diskussion nicht. Es werden wohl die wenigsten Phoenix-Chips mit (PCIe5- fähigen) dGPUs kommen. Dafür ist ja imho Dragon Range prädestiniert.

 

[Blops234]

Ich nehme an du wirst mir gleich sagen wie der Unterschied zwischen PCIe 4.0 und 5.0 aussieht.

Ganz konkret hast du zwischen deinen Analog Ground Planes und dem Rest deines PCBs zwei statt einer Ground Plane. Dann bei jeder gestückelten Plane (unterschiedliche Potentialle, sowohl Spannungs als auch Feldinduziert) nochmal zwei statt einer Groundplane. Die 5.0 Lanes musst du dann auch voneinander separieren. Konkret bedeutet das um die Bussysteme herum häufig pro 5.0 Lane eine eigene Plane mit Ground Planes dazwischen. Die oberste und unterste Groundplane der Anordnung haben dann nochmal jeweils eine extra Ground plane um EM Einflüsse zu minimieren und keine Impedanzbruchkanten zu bilden an denen die Wellen reflektieren. Vias auf diese Planes kann man ohne viel Entfernung zu allen Lanes auch weitgehend vergessen. Wir haben bei uns im Hause 16-Lane PCI-E 5.0 Produkte für den Datacenter Bereich in der Entwicklung und da hat uns das im Routing viele schlaflose Nächte und Simmulationszeit gekostet.

Es sollen wohl später weniger anfällige Terminierungsschaltungen auf den Markt kommen, allerdings ist dies aktuell der Stand.

 

[bensen]

Weil du nicht verstehst welch technischer Aufwand dahinter steckt, mehrere Signale möglichst verlustfrei in dieser hohen Frequenz über einen Kupferleiter zu schicken, so das am Ende noch ein verwertbares Signal ankommt.

Doch verstehe ich sehr wohl. Du verstehst nicht, dass es nur um 4 Lanes ging auf geringe Distanz. Natürlich sind die Anforderungen höher. Aber ich kann da sicher nicht mehrere Lanes Layer am Board sparen.

 

[joshlukas]

Der "normale" Kunde, der dieses Schema nicht kennt, erwartet bei einem 7000er Prozessor, genauso wie im Desktop auch eben Zen 4, weil dort steht die 7000 für Zen 4.

Den "normalen" Kunden den du hier wohl meinst, der weißt doch nicht was Zen ist und schaut sich aller Voraussicht Folien von AMD nicht an weil er vermutlich eh nicht weiß was das alles bedeutet.

 

[ghecko]

Aber ich kann da sicher nicht mehrere Lanes am Board sparen.

Sprichst du jetzt von Lanes oder Layern? Ich bin mir nicht ganz sicher, ob du diese Begriffe nicht völlig durcheinander wirfst.
Nochmal, doppelt so viele Lanes bei PCIe Gen4 bedeuten weniger Kosten beim Board als ein Board, welches die Hälfte an Lanes als PCIe Gen5 bietet. Die Distanz des Routings ist bei diesem Vergleich dieselbe. Und die Layer von denen wir sprechen sind noch mal ganz was anderes.

 

[SavageSkull]

Den "normalen" Kunden den du hier wohl meinst, der weißt doch nicht was Zen ist und schaut sich aller Voraussicht Folien von AMD nicht an weil er vermutlich eh nicht weiß was das alles bedeutet.

Nennen wir es nicht Zen 4 sondern die aktuelle Variante der CPU Reihe...

 

[Northstar2710]

und nicht mal die neueste GPU Arch bei den Desktop APUs.

Wo siehst du Desktop Apu’s? Die HX sind Desktop CPUs. Und diese Notebooks werden wohl nur in wenigen Modellen ohne dgpu ausgeliefert, wenn überhaupt. Und bei 2Cu ist es egal ob Rdna2/3

Und wenn eine Desktop APU kommt wird es Phoenix sein, und hier ist Rdna3 verbaut.


Mich interessiert was AMD mit dem Feature „AI“ anstellen wird und welche Vorteile es hat. Dieses ist auch nur im Phoenix Chip implementiert.

 

[bensen]

Sprichst du jetzt von Lanes oder Layern? Ich bin mir nicht ganz sicher, ob du diese Begriffe nicht völlig durcheinander wirfst.

Ja ist klar. Das ist einfach ein Schreibfehler. Aber da du anscheinend an keiner sinnvollen Diskussion interessiert bist und dich nur wiederholst anstatt auf die wesentlichen Punkte einzugehen, lassen wir es halt.

 

[Fighter1993]

Also allein die Übersichtsmatrix hinterlässt so viele Fragen bei mir, trotz den ganzen News die man dazu gelesen hat, dass mich ehrlich gesagt AMD im Mobilbereich direkt abschreckt.

Wer überlegt sich so ein dubioses, unübersichtlich (ggf. sogar Kundentäuschendes) Lineup....

Jap vorallem warum bekommt HX Zen 4 und nur RDNA2 und dir H Serie Zen 4 und RDNA3?

 

[bensen]

Weil Phoenix ein halbes Jahr jünger ist?

 

[JackTheRippchen]

Ja ist klar. Das ist einfach ein Schreibfehler. Aber da du anscheinend an keiner sinnvollen Diskussion interessiert bist und dich nur wiederholst anstatt auf die wesentlichen Punkte einzugehen, lassen wir es halt.

Wenn du sinnentstellende Schreibfehler als "einfach" (quasi "Kavaliersdelikt") abstempeln möchtest, bist wohl eher du nicht an einer ernsthaften Diskussion interessiert.

 

[bensen]

Geht ja auch gar nicht aus dem Kontext hervor...
Worum geht es in den Posts?

 

[Northstar2710]

@Fighter1993 HX sind die 7000er Desktop CPUs in einem Notebook. Und da gab es Rdna3 noch nicht als diese erschienen sind. Also keine neu Entwicklung. Es gab damals schon Notebooks wo desktop CPUs verbaut wurde.


Die HS Chips sind die eigentlichen Mobilchip‘s wie man sie kennt. Eigens für diesen Zweck entwickelt.

 

[Blops234]

Doch verstehe ich sehr wohl. Du verstehst nicht, dass es nur um 4 Lanes ging auf geringe Distanz. Natürlich sind die Anforderungen höher. Aber ich kann da sicher nicht mehrere Lanes Layer am Board sparen.

Auf nem normalen Notebook PCB kann man die Layers für die PCIE-5 lanes für alles andere weitgehend vergessen. Um den Bus rum müssen die alle einzeln separiert sein und da darf auf diesen Layern im Radius von ~12-13 cm auch nichts anderes auf diesen Lagen sein. Für vias eher 15cm.

Die sind dann bei der Baugröße häufig Exklusiv für die Lanes. Wenn es doof läuft hast du da wirklich eine komplette Lage wo nur eine einzige Verindungen drüber läuft und einen ganzen Haufen an Ground Lagen extra. Die Dämpfung auf diesen Layern ist wirklich grottenschlecht, weshalb sich alles was auf so einem kleinen PCB sonst noch auf der Lage passiert direkt im Signal sichtbar ist.

Auf nem ATX PCB kann man die dann wenigstens noch anderswo mit genügend Abstand nutzen.

 

[ghecko]

Aber da du anscheinend an keiner sinnvollen Diskussion interessiert bist und dich nur wiederholst anstatt auf die wesentlichen Punkte einzugehen, lassen wir es halt.

Ja, weil du die Punkte nicht verstehst, die hervorgebracht werden muss ich sie ständig wiederholen. Aber du hast Recht, lassen wir es.

 

[usbstick]

Das Yoga 6 gibt es mit 7530U (Barcelo-R) bei 15W TDP.
Phoenix hat einen TDP-Bereich von 35..54W, da würde ich nicht zuviel hoffen.

Das ist leider keine Option ich möchte schon ein richtiges Thinkpad mit Trackpoint und kein Consumergerät.

Die TDP wird dann wahrscheinlich leider der Killer sein. Im Vergleich zum 6850U ist es eine Stufe mehr. Mit dem 6850U gab es afair auch noch eine Variante. Auf die Schnelle sagt Google, dass es das zumindest mit dem T14 gab.

Am Ende wird es dann doch wieder ein Intel obwohl man wegen der iGPU gerne AMD hätte

edit: https://www.lenovo.com/de/de/laptops/thinkpad/x-series/ThinkPad-X13-Gen-3-13-inch-AMD/p/21CM002GGE
Das X13 gab es zumindest mit der 6000er Reihe. Das wäre meine Hoffnung gewesen. Müsste nichteinmal die größte CPU sein, weil ich unterwegs eigentlich nie so ultraviel Leistung brauche.

 

[Nagilum99]

Das Yoga 6 gibt es mit 7530U (Barcelo-R) bei 15W TDP.
Phoenix hat einen TDP-Bereich von 35..54W, da würde ich nicht zuviel hoffen.

Der soll im übrigen ebenfalls mit 15 W erscheinen. U vs. HS. Guckt du noch mal nach...
auch @usbstick

https://www.computerbase.de/2023-01...er-zen-4-apu-und-16-kerne-per-chiplet-ansatz/

 

[Rockstar85]

Für mich zum Abspeichern :
alles mit Ryzen 7X40 ist Interessant der Rest ist alter Schrott .

Geht so.. auch die Zen3 Mobiles sind gut
Besser wäre es gewesen wenn AMD halt klar die Abstufung machen würde.. Zen3 Mobile ist nicht plötzlich schrott..

Stand heute würde ich eher eine Barcelo U APU nehmen, um auch lange Akkulaufzeiten zu haben.

@Icke-ffm
AMD schreibt es gottseidank in die Techspecs, selbst bei Mediamarkt kann man das lesen.. Aber ja, diese Wahl ist echt maximal undurchsichtig für Kunden
Ich hätte die Zen2 Modelle schlichtweg als Sempron vermarktet und die Zen3 als Athlon..