News Acht-Kern-CPU mit Leistung satt bei 35 Watt

[gruffi]

Nein, denn sobald diese frequenz mit Out-Of-Order möglich wäre, wäre automatisch ohne Out-Of-Order noch deutlich mehr Frequenz möglich.

Nicht zwangsläufig. Schliesslich gibt es auch noch physikasche Grenzen. Aber das war auch nicht das Thema.
Out-of-Order hat konzeptionell erstmal Performance Vorteile gegenüber In-Order oder zumindest keine Nachteile. Wie letztendlich konkrete Implementierungen dann ausschauen, interessiert uns dabei noch gar nicht. Und mehr habe ich auch nicht gesagt. Die höhere Performance des Power6 basiert eben nicht auf In-Order selbst, sondern auf anderen Verbesserungen, die maximal durch In-Order bedingt sind, wie die von dir erwähnte Taktfrequenz. Ende der Geschichte.

 

[Wiesi21]

@MountWalker

tja, jeder legt es gerne aus wie er will aber RISC heißt nun mal Reduced Instruction Set Computing und Instruction Set meint eben den Befehlssatz nicht nur den einzelnen Befehl.

Weiters stimmt es absolut nicht, dass eine wirkliche RISC Architektur mehr Instruktionen haben kann als ne CISC, da dies der Philosophie und vorallem der technischen Umsetzung widerspricht, denn ein RISC Befehl muss komplett in Hardware verdrahtet sein, was die Anzahl natürlich beschränkt. Moderne CISC Prozessoren beinhalten ebenfalls alle hardwaremöglichen Befehle, aber der x86 Befehlssatz kann weit mehr Befehle beinhalten als in Hardware vorhanden sind. Im Endeffekt ist die ganze Gesichte mit den Wrapper-Nachteil einfach Augenauswischerei, da die Wrappingschicht bei RISC ansonsten eben in Software stattfindet, dahingehend, dass Programme eben schon im Vorhinein auf die RISC Operationen/Operatoren reduziert werden müssen, was eben auch zusätzliche Leistung, vorallem im engpassgefährdeten Speicherbereich kostet. (mehr Zugriffe, da weit mehr einzelne Befehle über die Busse laufen müssen, auch wenn diese kürzer ausfallen)

 

[MountWalker]

Nein, http://en.wikipedia.org/wiki/RISC ist seit Jahren von Leuten ausdiskutiert worden, die teilweise mehr Ahnung von Prozessorbau haben, als wir alle hier zusammen und Ende der Diskussion ist eben klipp und klar, dass die Annahme RISC würde bedeuten weniger Befehle, ein weit verbreiteter Irrtum ist. In dem Artikel stand früher tatsächlich mal drin, was du glaubst, aber nach jahrelanger Nachbesserung ist das dort bereinigt worden. The term "reduced" in that phrase was intended to describe the fact that the amount of work any single instruction accomplishes is reduced – at most a single data memory cycle – compared to the "complex instructions" of CISC CPUs that may require dozens of data memory cycles in order to execute a single instruction.[8] In particular, RISC processors typically have separate instructions for I/O and data processing; as a consequence, industry observers have started using the terms "register-register" or "load-store" to describe RISC processors.

 

[noskill]

tja, dann würd ich vorschlagen du kauftst dir ne RISC CPU kompilierst dir n Linux dazu und wirst ob der überlegenen Plattform glücklich....

Abgesehen davon das ich für das Kompilieren des Kernels (weil das ja auch immer klappt ) + der ganzen Software Wochen brauchen würde, willst du nicht verstehen worum es mir geht (obwohl ich es in meinem letzten Beitrag geschrieben habe).
MountWalkers Beitrag trifft das aber sehr genau.
Es besteht einfach kein Interesse nach einer effizienteren Architektur, weil man der Ansicht ist, dass der x86 nicht so schlecht ist, als das sich der Aufwand + Kosten lohnen würde alles schrittweise auf eine neue Architektur umzustellen.

/*Offtopic
@MountWalker

Die älteren Intel CPUs mit externen Speichercontroller skalieren sehr stark mit dem FSB und Speichertakt.
Das sind geschätzte 10% Leistungsunterschied von FSB 700MHz zu 1066MHz. (ich finde gerade den passenden Test nicht)
Ich hatte im übrigen ähnliche Probleme (Speicher-Latenzen) die sich durch Anheben der Speicherspannung auf die obere Betriebsgrenze beheben ließen, die Hersteller geben da gerne Spannungsbereiche deren untere Bereiche keinen stabilen Betrieb ermöglichen. Offtopic*/

 

[Wiesi21]

@MountWalker
----> RISC and x86
wenn du schon mit Wikipedia kommen willst, hier mal ein Auszug der ganz klar aussagt was ich hier sagen möchte:

While early RISC designs were significantly different than contemporary CISC designs, by 2000 the highest performing CPUs in the RISC line were almost indistinguishable from the highest performing CPUs in the CISC line

was nichts anderes aussagt, als dass die Grenzen verschwimmen und sowohl die RISC als auch CISC Inkarnationen sich aufeinander zu entwickelt haben, und der Unterschied nur noch in den verwendeten Instruktionen bzw. in der installed Base liegt.