News 16-Milliarden-Investition: TSMC plant neue Gigafab für 5- und 3-nm-Chips

Volker

Ost 1
Teammitglied
Registriert
Juni 2001
Beiträge
18.249
Kann da mal jemand aufklären? 3nm, 5nm... Das ist doch nicht die wirkliche Strukturbreite, sondern "optimierte 32nm, die so gut sind wie 5nm" ?!
 
Und ich dachte immer bei 10nm ist schluss weil dann die leitende Schicht nur noch aus wenigen Atomen besteht. Für <5nm müsste es dann doch neues Material geben oder?
 
Ich würde das ganze gern mal physikalisch angehen.

Zwischen dem Silikat befindet sich doch, wenn ich nicht irre, weiterhin Kupfer, um die entsprechenden Signale weiterzuleiten. Kupfer hat einen Atomradius von etwa 140pm. Ein Nanometer entspricht wiederrum 1000 Picometer. Bei einer Strukturbreite von lediglich 3nm würden somit ja nur noch ca. 20 Kupferatome nebeneinander passen, bevor sie einen Kurzschluss verursachen.

Gehe ich richtig in dieser Annahme?

Cya, Mäxl
 
Jahrelang sind wir alle darauf reingefallen ... wie haben wir uns gefreut ... juhu 32nm ... Hurra 28nm ... wie haben wir uns über die LÜGEN gefreut! :freak:

Und jetzt dürfen wir alle umlernen ... die Zunge ist nicht in Geschmackszonen aufgeteilt, der Eisenanteil im Spinat war nurn Rechenfehler und Zahlen in der Halbleitertechnik entsprechen keinen reellen Größen.

Tolle neue Welt ... wenn wir endlich Zustände wie in Nordkorea haben, wander ich aus ... ins echte Nordkorea
 
Ui, ui, ui, wenn das so schnell weiter geht, dann sind wir ja bald im pm Pikometer Bereich angekommen. 🐀
 
Das ist doch rausgeschmissenes Geld. Die Investitionskosten stehen in keinem Verhältnis zu der Leistungsausbeute der Chips. Da werden 15 Mrd. Dollar investiert um im Vergleich zu jetzigen Chips 30-40% mehr Leistung zu bekommen bei gleichem Stromverbrauch. Wenn man sich mal vor Augen hält wieviel Geld das ist. Mir ist klar das sich das für TSMC lohnt aber trotzdem. Verstehe nicht warum man soviel Geld in etwas investiert das keine Zukunft mehr hat.
 
Chong99 schrieb:
Das ist doch rausgeschmissenes Geld. Die Investitionskosten stehen in keinem Verhältnis zu der Leistungsausbeute der Chips....

Sei versichert, TSMC und Co. werden dir und uns allen genug Geld mit neuen Produkten aus der Tasche ziehen, damit es sich für SIE rechnet.

PS: ich hab mal das Wichtigste an der wirtschaftlichen Betrachtung extra dick hervor gehoben, falls du nicht von selbst drauf kommen magst/kannst.
 
Was wäre die Alternative, die Bereit ist in 2022 in den Stückzahlen zu produzieren?
 
Fragger911 schrieb:
Sei versichert, TSMC und Co. werden dir und uns allen genug Geld mit neuen Produkten aus der Tasche ziehen, damit es sich für SIE rechnet.

PS: ich hab mal das Wichtigste an der wirtschaftlichen Betrachtung extra dick hervor gehoben, falls du nicht von selbst drauf kommen magst/kannst.

hab mal gelesen gehabt, dass tsmc um die 30% gewinn nach steuer einstreicht, das ist unglaublich viel
 
Echt nett wie manche Firmen von 5 oder 3nm reden als würden sie nicht genau wissen, dass diese Strukturen nie erreichbar wären. Sieht man ja gut am Beispiel von Intel wenn die angebliche Strukturgröße mit der realen Transistordichte vergleicht. 45nm war die letzte Stufe, die noch ehrlich war, ab 32nm ist alles nur noch Marketing. Seit Anfang 2010 hat es genau einen realen Fertigungsschritt gegeben (Verdopplung der Transistoranzahl). In Wahrheit ist Moores Law seit 2010 bereits tot.

Nur so als Vergleich: Die Durchschnittsgröße eines Skylake Transistors beträgt ca. 260 * 260nm.
 
@chong99

Genau wieso wird nicht noch weiterhin in bspw. 90 nm oder größer gefertigt. Da hätte man jede Menge Geld für die Fabriken sparen können.

Jetzt werden also nicht mehr nur in Apple Themen absolut überflüssige Beiträge verfasst.
 
andr_gin schrieb:
Nur so als Vergleich: Die Durchschnittsgröße eines Skylake Transistors beträgt ca. 260 * 260nm.

Und wieviel war es bei den Generation davor? (Also Haswell, Ivy und Sandy.)
 
Shadow Complex schrieb:
@chong99

Genau wieso wird nicht noch weiterhin in bspw. 90 nm oder größer gefertigt. Da hätte man jede Menge Geld für die Fabriken sparen können.

Jetzt werden also nicht mehr nur in Apple Themen absolut überflüssige Beiträge verfasst.

Wenn ein Beitrag überflüssig ist dann wohl deiner...
 
Don Kamillentee schrieb:
Kann da mal jemand aufklären? 3nm, 5nm... Das ist doch nicht die wirkliche Strukturbreite, sondern "optimierte 32nm, die so gut sind wie 5nm" ?!

In der Regel ist damit der im Produktionsprozess verwendete Lithografieprozess beschrieben. Also wenn der Hersteller angibt 14nm, dann können mit der verwendeten Lithografiemaske Strukturen in der Größe bis zu 14nm abgebildet werden. Die tatsächlichen Strukturen im fertig produzierten IC sind größer.

Bei einem Wechsel von z. B. 28 nm auf 14 nm erhöht sich die theoretisch mögliche Packdichte der Strukturen um den Faktor 2. Also könnten dann im 14 nm Verfahren auf 1 mm² Waferfläche 2x soviele Strukturen abgebildet werden wie im vorherigen 28 nm Lithografieprozess.

https://en.wikipedia.org/wiki/Photolithography#Photomasks

https://en.wikipedia.org/wiki/14_nanometer

https://en.wikipedia.org/wiki/Immersion_lithography
 
Zuletzt bearbeitet:
@ DJMadMax: die Strukturgröße bezieht sich auf die kleinste Struktur im Chip. Die Metallisierung zur Verdrahtung der Chips ist vor allem in den höheren Ebenen wesentlich größer.

Zudem muss sich die Strukturgröße nicht auf jeden in dieser Fab hergestellten Chip beziehen. Oft orientiert man sich an Strukturgrößen, die in Speicherchips (Flash) möglich wären.
 
Zurück
Oben