News AMD Phoenix2 mit Zen 4 & 4c: Die erste big.LITTLE-APU erblickt heimlich das Licht der Welt

[Ozmog]

das Argument des Gegenüber zu Ende denkt

Und was hast du dir gedacht, als du von unlimitierter Power geredet hast? Bei einer U-APU für maximal 30W TDP?

 

[RKCPU]

Big Phoenix ist über 200mm^2 groß

137 mm² Phoenix-2 4 CU - https://www.amd.com/en/product/13216
178 mm² Phoenix 12 CU - https://www.amd.com/en/product/13186

Nur das '-2' verwendet AMD hier nicht.

Nur der 7540U - https://www.amd.com/en/product/13211
ist erstaunlicherweise Phoenix 178 mm² groß, wobei AMD diese Daten auch bestätigt hat.

 

[stefan92x]

Jetzt wo Intel es abschaltet und AMD es einbaut ist es auf einmal wieder wichtig. Was denn nun?

Kommt drauf an. Als Intel mit AVX-512 anfing, wurde das natürlich noch kaum unterstützt und war daher egal, das ist aber ja auch schon einige Jahre her.

Intel hat das leider auch so implementiert, dass bei Nutzung von AVX-512 der Takt massiv einbrach, was bei gemischten Workloads die CPU dann effektiv langsamer gemacht hat. Das ist aber ein Problem der Implementierung, nicht des Befehlssatzes.

AMD hat das "sanfter" gemacht und die Ausführung einfach auf mehrere Takte verteilt. Das begrenzt den Performancegewinn bei reiner AVX-Workload, aber es bedeutet auch, dass die CPU dabei nicht runtertakten muss. Es macht also mehr Sinn, AVX-512 in Software zu nutzen, wenn man AMD-CPUs nutzt, also abgesehen von Spezialanwendungen, die wirklich massiv darauf setzen.

Auch Intel schien auf dem Weg zu sein, dass sie das Taktproblem in den Griff kriegen, mussten dann aber anfangen, es komplett zu deaktivieren, weil ihre E-Cores den Befehlssatz nicht beherrschen. Und das ist nunmal einfach ein Rückschritt.

 

[EmilEsel]

ich denke damit dürfte es das für intel komplett gewesen sein, bei graka nur dritte wahl und hier abgeschlagen 2. wahl von 2

 

[blackiwid]

Nein selber Prozess. Die Flächeneinsparung kommen von neuen Designbinliotheken (die sozusagen auf Flächenoptimierung getrimmt sind) und dem einsparen von Cache. Cache nimmt extrem viel Fläche ein. Der wurde in den C Kernen halbiert.
Interessant wird es ob AMD da noch Cache oben drauf stapeln kann - der dann von allen Kernen genutzt werden kann.... Dann wird das ein ziemliches Allzweckmesser...

Aber 3,5 GHz wäre doch schlecht auch bei Multicore Betrieb oder takten die großen Kerne bei multicore Anwendungen auch so langsam?

 

[[wege]mini]

Also braucht das SoC mehr Strom als wenn nur classic Kerne verbaut würden.

Wo siehst du in dem Diagramm die Amperezahl?

1 Volt und 5 Ampere sind nur einmal weniger als 0.8 Volt und 55 Ampere.

Diese Kurve zeigt nur an, wie viel Volt diese Architektur für ihre Taktzahlen braucht. Wie der "Stromverbrauch" dann ist, bleibt abzuwarten, bis "bessere" Tests raus sind.

Interessant ist, dass die Phoenix2 mit 15-30 Watt spezifiziert sind. Genau wie Phoenix.

Was dann als echte Leistung rum kommt, muss man sehen. Bei gleichem Takt, sind sie aber wohl gleichschnell, was man so liest. Es ist also denkbar, dass Phonix2 tatsächlich im Multifred ordentlich abräumt, da sie mehr Kerne mit den maximal 30 Watt hoch takten können.

mfg

 

[incurable]

Magst du mehr Details geben?

Wenn Dein IC in der Ausbeute durch Fehler im L3 Zwischenspeicher limitiert ist, ist das ein Designproblem.

Aus einem 120mm² Plättchen kannst Du keine Kombination aus einem 60mm² und zwei 30mm² Plättchen machen ohne dabei Funktionalität zu verlieren. (zusätzlich verlierst Du bei gleicher Gesamtplättchengröße mehr Fläche an den Schnitt)

Mehrplättchentechnik kostet immer mehr im Back-end Bereich als ein monolithisches Design.

Daher meine erheblichen Zweifel an der Aussage, dass sich so ein (faktisch unmöglicher) Wechsel "sehr lohnen" würde.

 

[Ozmog]

Nur der 7540U - https://www.amd.com/en/product/13211
ist erstaunlicherweise Phoenix 178 mm² groß, wobei AMD diese Daten auch bestätigt hat.

Was wo bestätigt? Kann ja eigentlich nicht sein. Warum sollte man mit weniger gleichgroß bleiben. Und einen weiteren Die ist höchst unwahrscheinlich. Ich würde da eher auf Copy-Paste-Fehler setzen, oder der 7540U ist garkein Phoenix 2

 

[mae]

Bei modernen CMOS Prozessen machen die Leckströme den Großteil der Leistungsaufnahme aus.

Das mag zwar auf irgendeiner Ebene stimmen, aber wenn man sich den Verbrauch moderner monolithischer Prozessoren anschaut, verbrauchen die Idle fast nichts; die haben die Leckstroeme also im Griff, soweit ich weiss, indem sie ganze Funktionsbloecke abschalten. Aber selbst bei SRAM (cache), das sie nicht so ohne weiteres abschalten koennen, haben sie die Leckstroeme im Griff. Interessanterweise haben die Chiplet-Prozessoren von AMD einen deutlich hoeheren Idle-Verbrauch als die monolithischen, vermutlich lassen sie die Verbindungen zwischen den Chiplets dauerhaft laufen.

 

[Ozmog]

Aber 3,5 GHz wäre doch schlecht auch bei Multicore Betrieb

Bei einer U-APU mit maximal 30W, inklusive IGP? Die dann eben auch noch gerne in sehr schmalen Laptops verbaut werden, und somit nicht viel Volumen für Kühlung bieten?

 

[Kokuswolf]

Zen4 und Zen4c haben, abgesehen vom Takt und dem Cache, die gleiche IPC.

der Vergleich big.LITTLE oder Intel P und E Cores ist einfach nicht gut...

Der Titel der News ist einfach Hart daneben...

So ein Quatsch!

Es geht nicht um IPC, sondern um große und kleine Chips. IPC ist nur ein Merkmal eines Prozessors und statt geringere IPC und weniger Features spart AMD hier an Takt um vier kleinere, weil dicht gepacktere, Zen 4c-Cores herstellen zu können. Diese können dann zusammen mit zwei größeren Zen 4-Cores auf den Die.

Im Bild sieht man das Big/Little buchstäblich:

Hart daneben ist deine Verwechslung was die großen und kleinen Cores genau machen. CB hat das klar formuliert:

Diese gelten aber nur für die großen Zen-4-Kerne, wie sich im Test herausstellt. Die kleinen „dense-Kerne“ (Zen 4c) arbeiten nur mit rund 3,5 GHz. Die großen Kerne sind auch deshalb im ersten Test schnell 30 Prozent flotter unterwegs, nehmen dafür aber auch viel mehr elektrische Leistung auf.

 

[JohnWickzer]

Sowas als 6+6, meinetwegen auch 4+4, wäre doch für Media Server optimal, oder?
Nur Fileserver, Downloads. Kein Transcoding, Encoding oder sonstige Spielereien.

 

[blackiwid]

Bei einer U-APU mit maximal 30W, inklusive IGP? Die dann eben auch noch gerne in sehr schmalen Laptops verbaut werden, und somit nicht viel Volumen für Kühlung bieten?

Nein ich meine wenn das fuer Desktop kommt soll es doch auch, nicht?

 

[stefan92x]

Sowas als 6+6, meinetwegen auch 4+4, wäre doch für Media Server optimal, oder?

Brauchst du dann überhaupt hoch taktende Kerne? Oder wäre ein reiner Zen 4c-Chip dafür nicht auch ausreichend?

 

[Philste]

@RKCPU ist gelöscht, hatte aus welchem Grund auch immer Rembrandt im Kopf

 

[Ozmog]

@blackiwid
Dazu ist meines Wissens noch nichts bekannt, und wenn wird es Low-End. Kann aber auch einfach nur ein Testballon in dieser Generation bleiben, der nur die beiden APUs 7540U und 7440U enthalten wird (Vielleicht noch in einigen Embedded-Varianten. Es wurden ja auch andere APUs nicht für Desktop aufgelegt.

 

[Trelor]

Das mag zwar auf irgendeiner Ebene stimmen, aber wenn man sich den Verbrauch moderner monolithischer Prozessoren anschaut, verbrauchen die Idle fast nichts; die haben die Leckstroeme also im Griff, soweit ich weiss, indem sie ganze Funktionsbloecke abschalten. Aber selbst bei SRAM (cache), das sie nicht so ohne weiteres abschalten koennen, haben sie die Leckstroeme im Griff. Interessanterweise haben die Chiplet-Prozessoren von AMD einen deutlich hoeheren Idle-Verbrauch als die monolithischen, vermutlich lassen sie die Verbindungen zwischen den Chiplets dauerhaft laufen.

Leckströme hat man im Idle und bei niedriger Last sehr gut im Griff in dem man möglichst viel komplett abschaltet (Power Gating) und den Rest auf eine möglichst geringe Spannung absenken (niedriger Overdrive).

Wenn der Chip aber viel tun muss, muss auch die Spannung und damit der Overdrive hoch. Da explodiert dann plötzlich die statische Leistungsaufnahme da der Kanal nicht mehr sauber trennt und die Spannungsdichte hoch genug werden, dass zwischen Gate, Substrat und Elektroden Tunnelströme entstehen (quanten dynamisches Phänomen).

Der eigentliche Umschaltvorgang des einzelnen Transistors macht nur einen Bruchteil der Zeit des Taktzykluses aus. Der Rest ist mehr oder weniger warten auf die anderen Transistoren der Logikkette. Genau da tun die Leckströme sehr weh.

Das ist auch der Grund, warum man vom Planar Bulk weg ist. Man bekommt den Kanal kaum noch sauber getrennt.

 

[fdsonne]

Nein ich meine wenn das fuer Desktop kommt soll es doch auch, nicht?

Dann wäre halt die Frage ob es bei 3,5GHz bleibt oder nicht?
Das ganze Konstrukt muss man doch eh immer in Relation sehen... Hier wird über ein 2x Zen4 + 2-4x Zen4C Kern Design mit ner halb abgespeckten GPU gesprochen.

Sicher kann das auch so in den Desktop kommen - aber wahrscheinlich würde man dort einfach das 8C APU Design bringen und mit 6 oder 8 Zen4 kernen und 65W ausliefern. Inkl. der größeren GPU. AMD liefert nach wie vor eher geringe Stückzahlen ab, da die Nachfrage nicht so hoch ist, wie bei Intel. Da jetzt also x-fach andere Designs zu entwerfen kostet unnötig Geld und spart am Ende nicht viel. Die ganzen Zen2 und 3 APUs haben bspw. alle ihre 8C. Bis auf Van Gogh mit 4C Zen2 + RDNA2 GPU. Aber das kann man getrost wie die Konsolen APUs von Sony und Microsoft unter Spezial Design verbuchen.

Was zukünftige Produkte angeht - ist völlig offen. Man munkelt ja über ne 12 Kern APU mit 8+4 oder 6+6 Ansatz. Ob das dann aber als "U" Mobile mit 15-25W kommt? Oder als "H" Modell mit 45W? Um so weniger Power Budget, desto mehr Sinn ergibt es die Kerne abzuspecken und darauf zu bauen, dass sie im Peak gar keine 5GHz+ erreichen müssen, weil es eh nicht praktisch erreicht wird über alle Kerne...

 

[mae]

E-Cores basieren bei Intel auf der Gracemont-Architektur (ist quasi die Skylake-Implementierung... also die Kerne von Core i7-6700K bis zum Core i9-10900K).

Nein, Gracemont ist eine Weiterentwickling von Tremont und hat mit Skylake wenig zu tun, wie man schon an der deutlich geringeren Taktrate als bei den letzten Skylake-Ablegern sehen kann. Die Aussage war immer nur, dass Gracemont die IPC von Skylake hat.

 

[eastcoast_pete]

--So vermeidet man Vollzitate--

Die Frage ist hier wer ist "wir"? Ja, zum Spielen und bestimmte Anwendungen ist hohe Leistung pro Thread sehr wichtig. Wenn's aber darum geht, eine Reihe von Prozessen gleichzeitig laufen zu lassen (Office Zeug, Browser..), und die pro Prozess akut nicht viel Rechenleistung benötigen, sind mehrere kleine Kerne bzw Threads mit weniger Leistung ökonomischer.
Man fährt ja auch nicht mit einem 911 Turbo (so vorhanden) zum Bäcker um die Ecke um Brötchen zu holen. Und nein, ich habe keinen Porsche, Turbo oder anderweitig 😀.

Ergänzung (11. September 2023)

Das wird interessant, v.a. wenn jetzt auch Notebooks mit Intels Meteor Lake rauskommen (im Herbst). Da hoffe ich auf "deep dives" die ML zu Phoenix und Phoenix2 vergleichen, gerade auch hier auf CB.

Ergänzung (11. September 2023)

--So vermeidet man Vollzitate--

Wobei doch Gracemont auch AVX512 in AVX2 (256) abrechnen kann, oder bin ich da falsch informiert?